موسفت

(تم التحويل من MOSFET)
موسفت
MOSFET Structure.png
MOSFET, showing gate (G), body (B), source (S) and drain (D) terminals. The gate is separated from the body by an insulating layer (pink).
مبدأ العملشبه موصل
اِختُرِعَ1959
أول انتاج 1960
ترتيب الدبابيس gate (G), body (B), source (S) and drain (D)
الرمز الإلكتروني
IGFET P-Ch Dep Labelled.svg IGFET N-Ch Enh Labelled.svg IGFET N-Ch Dep Labelled.svg IGFET P-Ch Enh Labelled.svg
ترانزستورات موسفت في أنواع مختلفة من الأغلفة.

ترانزستور الأثر الحقلي للأكاسيد المعدنية لأشباه الموصلات metal–oxide–semiconductor field-effect transistor (MOSFET أو MOS-FET أو MOS FET)، المعروف أيضاً باسم ترانزستور أكسيد السيليكون والمعدن (ترانزستور MOS أو MOS[1] وهو نوع من ترانزستور تأثير المجال ذو البوابة المعزولة التي يتم تصنيعها بواسطة الأكسدة المتحكم بها من أشباه الموصلات، عادةً السيليكون. يحدد جهد طرف البوابة التوصيل الكهربائي للجهاز؛ كما يمكن استخدام هذه القدرة على تغيير الموصلية مع مقدار الجهد المطبق من أجل تضخيم أو تبديل الإشارات الإلكترونية.

اختُرع الموسفت بواسطة محمد محمد عطا الله وداوون كانگ في معامل بل في عام 1959، وتم تقديمه لأول مرة في عام 1960. وهو اللبنة الأساسية للإلكترونيات الحديثة، ومن الأجهزة الأكثر تصنيعاً في التاريخ، بإجمالي يقدر بـ 13 sextillion (1.3×1022) تم تصنيعها بين عامي 1960 و2018.[2]كما إنه من عناصر أشباه الموصلات السائدة في الدوائر المتكاملة الرقمية و التناظرية (ICs)،[3] وجهاز الطاقة الأكثر شيوعاً.[4] وهو ترانزستور مضغوط تم تصغيره وإنتاجه بكميات كبيرة من أجل مجموعة واسعة من التطبيقات، مما أحدث ثورة في صناعة الإلكترونيات والاقتصاد العالمي، وكونه مركزاً في الثورة الرقمية وعصر السيليكون و عصر المعلومات. أدى تحجيم الموسفت وتصغيره إلى النمو الأسي السريع لتقنية أشباه الموصلات الإلكترونية منذ الستينيات، وتمكين الدوائر فائقة التكامل مثل شرائح الذاكرة والمعالجات الدقيقة. وتعتبر الموسفتات "العمود الفقري" لصناعة الإلكترونيات.

الميزة الرئيسية للموسفت هي أنها لا تتطلب أي تيار إدخال تقريباً للتحكم في تيار الحمل، عند مقارنتها بترانزستورات ثنائية القطب (BJTs). في موسفتات وضع التعزيز، يمكن للجهد المطبق على طرف البوابة أن يزيد الموصلية من حالة "إيقاف التشغيل العادي". في موسفتات وضع الاستنزاف، يمكن للجهد المطبق عند البوابة أن يقلل الموصلية من حالة "التشغيل العادي".[5] كما تتمتع الموسفتات بقدرة عالية على التوسع، مع زيادة التصغير، ويمكن تصغيرها بسهولة إلى أبعاد أصغر. لديها أيضاً سرعة تحويل أسرع (مثالية لـ للإشارات الرقمية، وحجم أصغر بكثير، وتستهلك طاقة أقل بشكل ملحوظ، وتسمح بكثافة أعلى بكثير (مثالية لدارة متكاملة على نطاق واسع)، مقارنة بـ BJTs. كما أن الترانزستورات الموسفت أرخص ولديها خطوات معالجة بسيطة نسبياً، مما يؤدي إلى ارتفاع عائد التصنيع.

يمكن تصنيع دوائر الموسفت إما كجزء من شرائح دائرة MOS المتكاملة أو كأجهزة موسفت منفصلة (مثل الموسفتات الاستطاعية)، ويمكن أن تتخذ شكل الترانزستورات ذات بوابة واحدة أو متعدد البوابات. نظراً لأن الموسفتات يمكن تصنيعها باستخدام نوع p أو أشباه الموصلات من النوع n ((PMOS أو NMOS logic، على التوالي)، يمكن استخدام أزواج من الموسفتات لإنشاء دوائر تبديل ذات استهلاك الطاقة: CMOS (منطق MOS التكميلي).

يشير الاسم شبه موصل أمسيد المعدن (MOS) عادةً إلى بوابة معدنية، عزل أكسيد، وأشباه الموصلات (عادةً السيليكون).[1] ومع ذلك، فإن "المعدن" في اسم الموسفت هو تسمية خاطئة أحياناً، لأن مادة البوابة يمكن أن تكون أيضاً طبقة من پولي سليكون (سيليكون متعدد الكريستالات). إلى جانب أكسيد، يمكن أيضاً استخدام مواد مختلفة عازلة بهدف الحصول على قنوات قوية بجهد مطبق أصغر. كما أن مكثف MOS هو أيضاً جزء من هيكل الموسفت.

مقطع عرضي عبر nMOSFET عندما يكون جهد البوابة VGS أقل من عتبة إنشاء قناة موصلة؛ يوجد توصيل ضئيل أو معدوم بين محطات الصرف والمصدر؛ التبديل مغلق. عندما تكون البوابة أكثر إيجابية، فإنها تجذب الإلكترونات، مما يؤدي إلى إحداث قناة موصلة من النوع "n" في الركيزة الموجودة أسفل الأكسيد، مما يسمح للإلكترونات بالتدفق بين المحطات الطرفية n؛ المفتاح قيد التشغيل.
محاكاة تشكيل قناة الانعكاس (كثافة الإلكترون) وتحقيق حجم العتبة (IV) في MOSFET بأسلاك متناهية الصغر. ملحوظة: تقع عتبة الجهد لهذا الجهاز حول 0.45 V.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

تاريخ مبكر

خلفية

اقترح الفيزيائي النمساوي يوليوس إدگار ليلينفلد المبدأ الأساسي لترانزستور تأثير المجال (FET) لأول مرة في عام 1926، عندما قدم أول براءة اختراع لترانزستور تأثير حقل ذو بوابة معزولة.[6] على مدار العامين المقبلين، وصف العديد من هياكل FET. في تكوينه، شكل الألمنيوم المعدن وأكسيد الألومنيوم، بينما تم استخدام كبريتيد النحاس كأشباه الموصلات. ومع ذلك، لم يكن قادراً على بناء جهاز فعلي عملي.[7] تم وضع نظرية FET لاحقاً أيضاً من قبل المهندس الألماني أوسكار هيل في ثلاثينيات القرن الماضي والفيزيائي الأمريكي وليام شوكلي في الأربعينيات.[8] لم يكن هناك FET عملي فعلي تم بناؤه في ذلك الوقت، ولم تتضمن أي من مقترحات FET الأولية السيليكون المؤكسد حرارياً.[7]

ركزت شركات أشباه الموصلات في البداية على ترانزستور ثنائي القطب (BJTs) في السنوات الأولى من صناعة أشباه الموصلات. ومع ذلك، كان ترانزستور الوصلة جهازاً ضخماً نسبياً يصعب تصنيعه على أساس الإنتاج بالجملة، مما جعله يقتصر على عدد من التطبيقات المتخصصة. تم وضع نظرية FETs كبدائل محتملة لترانزستورات الوصلات، لكن الباحثين لم يتمكنوا من بناء FETs عملية، ويرجع ذلك إلى حد كبير إلى حاجز الحالة السطحية المزعج الذي منع المجال الكهربائي الخارجي من اختراق المادة.[9] وفي الخمسينيات من القرن الماضي، تخلى الباحثون إلى حد كبير عن مفهوم FET، وركزوا بدلاً من ذلك على تقنية BJT.[10]

في عام 1955، قام كارل فروش ولنكلن ديريك بطريق الخطأ بتغطية سطح رقاقة السيليكون بطبقة من ثاني أكسيد السليكون. في توصيفهم التجريبي اللاحق لطبقة الأكسيد هذه، وجدوا أنها تمنع دخول منشطات معينة إلى رقاقة السيليكون (على الرغم من السماح للآخرين) وبالتالي اكتشفوا تأثير التخميل لطبقة الأكسدة على هذا أشباه الموصلات. أظهر عملهم الإضافي حفر فتحات صغيرة في طبقة الأكسيد لنشر المنشطات في مناطق محكومة بدقة من رقاقة السليكون. في عام 1957، نشروا ورقة بحثية وحصلوا على براءة اختراع لأسلوبهم في تلخيص عملهم. تُعرف التقنية التي طوروها بإخفاء انتشار الأكسيد، والذي سيتم استخدامه لاحقاً في تصنيع أجهزة الموسفتات. في معامل بل، تم إدراك أهمية تقنية فروش على الفور لأن أكاسيد السليكون أكثر ثباتاً من أكاسيد الجرمانيوم، ولها خصائص عازلة أفضل ويمكن استخدامها في نفس الوقت كقناع انتشار. تم توزيع نتائج عملهم في جميع أنحاء معامل بل في شكل مذكرات BTL قبل نشرها في عام 1957. في شبه موصل شوكلي، قام شوكلي بتعميم النسخة التمهيدية لمقالهم في ديسمبر 1956 على جميع كبار موظفيه، بما في ذلك جان هورني.[9][11][12]

الاختراع

محمد محمد عطا الله (يسار) وداوون كانگ (يمين) مخترعَي الموسفت في عام 1959.

تعامل محمد محمد عطاالله في معامل بل مع مشكلة الحالات الخاملة في أواخر الخمسينيات من القرن الماضي. التقط عمل فروش على الأكسدة، محاولًا تخميل السطح من السيليكون من خلال تكوين طبقة الأكسيد فوقه. كان يعتقد أن زراعة نوعية رفيعة جداً وعالية الجودة ازدادت حرارياً SiO
2
فوق رقاقة سيليكون نظيفة من شأنها أن تحيد حالات السطح بما يكفي لصنع ترانزستور عملي ذي تأثير حقلي. كما كتب النتائج التي توصل إليها في مذكراته BTL في عام 1957، قبل تقديم عمله في اجتماع جمعية الكيمياء الكهربية في عام 1958.[13][14][15][16][8] كان هذا تطوراً مهماً مكّن تقنية MOS وشرائح الدوائر المتكاملة من السليكون (IC).[17]في العام التالي، وصف جون مول مكثف MOS في جامعة ستانفورد.[18] تمكن زملاء عطالله في العمل لگنزا وسپتزر، الذين درسوا آلية الأكاسيد المزروعة حرارياً، من تصنيع مكدس Si/SiO2، [7] مع عطا الله وكانگ بالاستفادة من النتائج التي توصلوا إليها.[19][20]

اختُرع الموسفت عندما نجح محمد عطاالله وداوون كانگ[14][13] بتصنيع أول عنصر موسفت في نوفمبر 1959.[21] ويغطي الجهاز براءتي اختراع، قدم كلٌ منهما على حدة من قبل عطا الله وكانگ في مارس 1960.[22][23][24][25]ونشرا نتائجهما في يونيو 1960،[26] في مؤتمر العناصر الصلبة الذي عقد في جامعة كارنگي ملون.[27] في نفس العام، اقترح عطاالله استخدام دوائر الموسفت لبناء رقائق MOS المتكاملة (MOS IC)، مشيراً إلى سهولة تصنيع الموسفت.[9]

التسويق

كانت ميزة الموسفت أنه كان مضغوط نسبياً وسهل الإنتاج بكميات كبيرة مقارنةً بترانزستور الوصلة المستوية،[28] لكن الموسفتات مثلت تقنية جديدة بشكل جذري، كان اعتمادها يتطلب رفض التقدم الذي أحرزه بيل مع ترانزستور ثنائي القطب (BJT). فقد كان الموسفت في البداية أبطأ وأقل موثوقية من BJT.[29]

في أوائل الستينيات، تم إنشاء برامج البحث التكنولوجي MOS بواسطة فيرتشايلد لأشباه الموصلات، مختبرات RCA، جنرال مايكرو إلكترونكس (بقيادة مهندس فيرتشايلد السابق فرانك وانلاس) وآي‌بي‌إم.[30] في عام 1962، بنى ستيڤ هوڤشتاين وفريد هايمان في RCA أول رقاقة دائرة متكاملة MOS. في العام التالي، قاموا بجمع جميع الأعمال السابقة على FETs وقدموا نظرية تشغيل الموسفت.[31] تم تطوير CMOS بواسطة تشي-تانگ ساه وفرانك وانلاس في فيرتشايلد عام 1963.[32] تم بناء أول دائرة CMOS متكاملة لاحقاً في عام 1968 بواسطة ألبرت ميدون.[33]

أُصدر أول إعلان رسمي عام عن وجود الموسفت كتقنية محتملة في عام 1963. ثم تم تسويقها لأول مرة بواسطة جنرال مايكروإلترونكس في مايو 1964، وتبع ذلك إعلان فيرتشايلد في أكتوبر 1964. وكان أول عقد MOS لشركة GMe مع ناسا، والذي استخدم الموسفتات لـ للمركبات الفضائية والسواتل في منصة المراقبة بين كوكبية (IMP) وبرنامج إكسپلوررز.[30] كانت الموسفتات المبكرة التي تم تسويقها بواسطة جنرال مايكروإلترونكس وفيرتشايلد عبارة عن قناة p ( PMOS) لتطبيقات المنطق والتبديل.[8] بحلول منتصف الستينيات، كانت RCA تستخدم الموسفتات في منتجاتها الاستهلاكية، بما في ذلك راديو FM والتلفزيون والمضخمات الإلكترونية.[34] في عام 1967، طور باحثو معامل بل روبرت كيروينو دونالد كلاين وجون ساراس ترانزستور MOS [[Self-aligned gate |البوابة ذاتية الانحياز]] (بوابة السيليكون) MOS، والذي استخدمه باحثو فيرتشايلد فيدريكو فاجين وتوم كلاين بتكييفها مع الدوائر المتكاملة في عام 1968.[35]

ثورة الموس

أدى تطوير الموسفت إلى ثورة في تكنولوجيا الإلكترونيات، تسمى ثورة MOS[36] أو ثورة الموسفتات،[37]والذي يغذي النمو التكنولوجي والاقتصادي في وقت مبكر صناعة أشباه الموصلات.

أصبح تأثير الموسفتات مهماً تجارياً من أواخر الستينيات فصاعداً.[38] أدى ذلك إلى ثورة في صناعة الإلكترونيات، والتي أثرت منذ ذلك الحين على الحياة اليومية بكل الطرق تقريباً.[39]تم الاستشهاد باختراع الموسفتات على أنه ولادة الإلكترونيات الحديثة[40]وكانت محورية في ثورة الحواسيب الصغيرة.[41]


. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

الأهمية

يشكل الموسفت أساس الإلكترونيات الحديثة،[42] وهو العنصر الأساسي في معظم المعدات الإلكترونية الحديثة.[43] وهو الترانزستور الأكثر شيوعاً في الإلكترونيات،[13] وهو المكون شبه موصل الأكثر استخداماً في العالم.[44]كما تم وصفه بأنه "العمود الفقري لصناعة الإلكترونيات"[45] و "التقنية الأساسية" من أواخر القرن العشرين إلى أوائل القرن الحادي والعشرين.[10] كان تحجيم الموسفت وتصغيره (انظر List of semiconductor scale examples) هي العوامل الأساسية وراء النمو الأسي السريع لتقنية أشباه الموصلات الإلكترونية منذ الستينيات،[46] نظراً لأن التصغير السريع لدوائر الموسفت كان مسؤولاً إلى حد كبير عن زيادة كثافة الترانزستور، وزيادة الأداء وتقليل استهلاك الطاقة لرقائق الدائرة المتكاملة والأجهزة الإلكترونية منذ الستينيات.[47]

لدى الموسفتات قابلية عالية للتوسع (قانون مور ومقياس دنار[48] مع زيادة التصغير،[49]كما يمكن تصغيرها بسهولة إلى أبعاد أصغر.[50] فهي تستهلك طاقة أقل بكثير، وتسمح بكثافة أعلى بكثير من الترانزستورات ثنائية القطب.[51] يمكن أن تكون الموسفتات أصغر بكثير من BJTs،[52] أي حوالي واحد على عشرين من الحجم بحلول أوائل التسعينيات.[52] تتمتع الموسفتات أيضاً بسرعة إبدال أعلى،[4] مع تبديل إلكتروني سريع التشغيل والإيقاف مما يجعلها مثالية لتوليد قطار نبضات،[53] أساس الإشارات الرقمية.[54][55] على عكس BJTs، التي تولد ببطء أكثر إشارات تناظرية تشبه الموجات الجيبية،[53] كما أن الترانزستورات الموسفتات أرخص[56] ولها خطوات معالجة بسيطة نسبياً، مما يؤدي إلى ارتفاع إنتاجية التصنيع.[50] وهكذا فإن دوائر الموسفت تتيح الحصول على دائرة متكاملة على نطاق واسع (LSI)، وهي مثالية للدوائر الرقمية،[57]وكذلك الدوائر التناظرية الخطية.[53]

وُصف الموسفت بشكل مختلف على أنه أهم ترانزستور،[3]وأنه أهم عنصر في صناعة الإلكترونيات،[58] ويمكن القول إنه أهم عنصر في صناعة الحوسبة،[59]وأحد أهم التطورات في تكنولوجيا أشباه الموصلات،[60]وربما أهم اختراع في مجال الإلكترونيات.[61] لقد كانت الموسفتات هي اللبنة الأساسية في الإلكترونيات الرقمية الحديثة،[10] during the digital revolution,[62] ثورة المعلومات، عصر المعلومات،[63] وعصر السليكون.[64][65] كانت الموسفتات القوة الدافعة وراء ثورة الحاسب والتقنيات التي مكنتها من ذلك.[66][67][68]كما تم تحقيق التقدم السريع في صناعة الإلكترونيات خلال أواخر القرن العشرين إلى أوائل القرن الحادي والعشرين من خلال تحجيم الموسفتات (مقياس دنار و[[قانون مور])، وصولًا إلى مستوى الإلكترونيات النانوية في أوائل القرن الحادي والعشرين.[69]وقد أحدثت الموسفتات ثورة في العالم خلال عصر المعلومات، مع كثافتها العالية التي مكنت الحاسب من التواجد على عدد قليل من شرائح IC الصغيرة بدلاً من ملء غرفة،[70] ولاحقاً جعل تكنولوجيا الاتصالات الرقمية ممكنة مثل الهواتف الذكية.[66]

الموسفت هو الجهاز أو العنصر الأكثر تصنيعاً في التاريخ.[71][72]كما تحقق الموسفتات مبيعات سنوية تبلغ US$295 billion اعتباراً من عام 2015.[73] بين عامي 1960 و2018، تم تصنيع ما يقدر بنحو 13 sextillion ترانزستور MOS، وهو ما يمثل 99.9٪ على الأقل من جميع الترانزستورات.[71] تحتوي الدوائر الرقمية المتكاملة مثل المعالجات الدقيقة وأجهزة الذاكرة على آلاف إلى مليارات من الموسفتات المتكاملة على كل جهاز، مما يوفر وظائف التبديل الأساسية المطلوبة لتنفيذ بوابة منطقية وتخزين البيانات. هناك أيضاً أجهزة ذاكرة تحتوي على تريليون ترانزستور MOS على الأقل، مثل بطاقة الذاكرة microSD 256 GB، أكبر من عدد النجوم في المجرة درب التبانة.[45] اعتباراً من عام 2010، بقيت مبادئ تشغيل الموسفتات الحديثة إلى حد كبير هي نفسها كما كانت الموسفتات الأصلية التي أظهرها لأول مرة محمد عطا الله وداوون كانگ في عام 1960.[74][75]

يصف مكتب براءات الاختراع والعلامات التجارية الأمريكي الموسفت بأنه "اختراع رائد غيّر الحياة والثقافة حول العالم"[66] وينسب متحف تاريخ الحاسوب إليه الفضل في "تغيير التجربة الإنسانية بشكل لا رجعة فيه".[10] كانت الموسفتات أيضاً أساس جائزة نوبل للأقسام الفائزة مثل تأثير هول الكمي[76] والأجهزة مقرونة الشحنة (CCD)،[77] على الرغم من عدم تسليم أي جائزة نوبل عن الموسفت نفسه.[78] في مذكرة 2018 بشأن جائزة نوبل للفيزياء لجاك كلبي لدوره في اختراع الدائرة المتكاملة، ذكرت الأكاديمية الملكية السويدية للعلوم الموسفت والمعالج الدقيق على وجه التحديد اختراعات أخرى مهمة في تطور الإلكترونيات الدقيقة.[79] كما تم تضمين الوسفت أيضاً في قائمة معالم IEEE في الإلكترونيات،[80] ودخل مخترعاه محمد عطا الله وداوون كانگ القاعة الوطنية لمشاهير المخترعين في عام 2009.[13][14]

التركيب

صورة مجهرية لاثنين من الموسفتات ذات البوابة المعدنية في نمط اختبار. يتم تمييز مخمدات المجس لبوابتين وثلاث عقد منبع/مصرف.

عادة ما تكون أشباه الموصلات المختارة هي السليكون. في الآونة الأخيرة، بدأت بعض الشركات المصنعة للرقائق، وعلى الأخص آي‌بي‌إم وإنتل، في استخدام مركب كيميائي من السليكون والجرمانيوم (SiGe) في قنوات الموسفت. لسوء الحظ، فإن العديد من أشباه الموصلات التي تتمتع بخصائص كهربائية أفضل من السليكون، مثل زرنيخيد الگاليوم، لا تشكل واجهات جيدة من أشباه الموصلات إلى العازل، وبالتالي فهي غير مناسبة للموسفتات. يستمر البحث[when?] حول إنشاء عوازل بخصائص كهربائية مقبولة على مواد أشباه الموصلات الأخرى.

للتغلب على الزيادة في استهلاك الطاقة بسبب تسرب تيار البوابة، يتم استخدام عازل كهربائي عالي بدلاً من ثاني أكسيد السليكون لعازل البوابة، بينما يتم استبدال الپولي سليكون بالبوابات المعدنية (على سبيل المثال إنتل، 2009[81]).

تُفصل البوابة عن القناة بواسطة طبقة عازلة رقيقة، تقليدياً من ثاني أكسيد السليكون وبعد ذلك من أكسيد السليكون. بدأت بعض الشركات في إدخال تركيبة عازلة عالية وبوابة معدنية في العقدة 45 نانومتر.

عندما يتم تطبيق جهد بين البوابة وأطراف البنية، فإن المجال الكهربائي المتولد يخترق الأكسيد ويخلق طبقة الانعكاس أو قناة العبور عند واجهة عازل أشباه الموصلات تجعل هذا الجزء أقل نوعاً ويمهد الطريق لتوصيل التيار مما يؤدي إلى زيادة الجهد بين البوابة والجسم مما يدفع الثقوب ويخلق طبقة من الناقلات الثابتة المشحونة سلباً. كما توفر طبقة الانعكاس قناة يمكن للتيار من خلالها المرور بين طرفي المنبع والمصرف. يؤدي تغيير الجهد بين البوابة والجسم إلى تعديل الموصلية لهذه الطبقة، وبالتالي يتحكم في تدفق التيار بين المصرف والمنبع. يُعرف هذا بوضع التعزيز.

التشغيل

بنية شبه موصل السليكون من الأكسيد المعدني من النوع p


. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

بنية شبه الموصل أكسيد المعدني

يتم الحصول على البنية التقليدية لشبه الموصل أكسيد المعدني (MOS) من خلال تنمية طبقة من ثاني أكسيد السليكون (SiO 2) فوق ركيزة السيليكون، عادةً بواسطة الأكسدة الحرارية وترسيب طبقة من المعدن أو سليكون متعدد البلورات (هذا الأخير شائع الاستخدام). نظراً لأن ثاني أكسيد السيليكون هو مادة عازلة كهربائياً، فإن هيكلها يعادل مستوي مكثف، مع استبدال أحد أقطاب شبه موصل.

عندما يتم تطبيق جهد عبر هيكل MOS، فإنه يعدل توزيع الشحنات في أشباه الموصلات. إذا أخذنا في الاعتبار أشباه الموصلات من النوع p (مع كثافة المتقبلات، p كثافة الثقوب؛ p = NA عن طريق إبعاد الثقوب الموجبة الشحنة بعيداً عن واجهة عازل البوابة/أشباه الموصلات، تاركاً منطقة خالية من الناقل من أيونات مستقبلية سالبة الشحنة غير متحركة (انظر تشويب). إذا كان مرتفعاً بدرجة كافية، يتشكل تركيز عالٍ من ناقلات الشحنة السالبة في الطبقة العاكسة الموجود في طبقة رقيقة بجوار الواجهة بين أشباه الموصلات والعازل.

تقليدياً، يُطلق على جهد البوابة الذي تكون عنده كثافة حجم الإلكترونات في طبقة الانعكاس هي نفسها كثافة حجم الثقوب في الجسم عتبة الجهد. عندما يتجاوز الجهد بين بوابة الترانزستور والمنبع (VGS) عتبة الجهد (Vth)، يُعرف الفرق باسم الجهد الزائد.

هذه البنية ذات البنية من النوع p هي أساس الموسفت من النوع n، والتي تتطلب إضافة مناطق المنبع والمصرف من النوع n.

مكثفات MOS ومخططات الحزمة

هيكل مكثف MOS هو قلب الموسفت. لنضع في الاعتبار مكثف MOS حيث تكون قاعدة السليكون من النوع p. إذا تم تطبيق جهد موجب عند البوابة، فسيتم صد الثقوب الموجودة على سطح الركيزة من النوع p بواسطة المجال الكهربائي الناتج عن الجهد المطبق. في البداية، سيتم صد الثقوب ببساطة وما سيبقى على السطح سيكون ذرات ثابتة (سالبة) من النوع المتقبل، مما يخلق منطقة استنفاد على السطح. تذكر أن ثقباً يتم إنشاؤه بواسطة ذرة مستقبل، على سبيل المثال البورون، الذي يحتوي على إلكترون واحد أقل من السليكون. قد يتساءل المرء كيف يمكن صد الثقوب إذا كانت في الواقع غير كيانات؟ الإجابة هي أن ما يحدث حقاً ليس أن الثقب يتم صده، ولكن الإلكترونات تنجذب بواسطة المجال الإيجابي، وتملأ هذه الثقوب، مما يخلق منطقة استنفاد حيث لا توجد حاملات شحنة لأن الإلكترون الآن مثبت على الذرة وغير متحرك.

مع زيادة الجهد عند البوابة، ستكون هناك نقطة يتم فيها تحويل السطح فوق منطقة الاستنزاف من النوع p إلى النوع n، حيث ستبدأ الإلكترونات من المنطقة السائبة في الانجذاب إلى المجال الكهربائي الأكبر. يُعرف هذا باسم "العكس". يعد جهد العتبة الذي يحدث عنده هذا التحويل أحد أهم الپارامترات في الموسفت.

في حالة البنية من النوع p، يحدث الانعكاس عندما يصبح مستوى الطاقة الجوهري على السطح أصغر من مستوى فيرمي على السطح. يمكن للمرء أن يرى هذا من مخطط الحزمة. تذكر أن مستوى فيرمي يحدد نوع أشباه الموصلات قيد المناقشة. إذا كان مستوى فيرمي مساوياً للمستوى الأساسي، فإن أشباه الموصلات تكون من النوع الأساسي أو النقي. إذا كان مستوى فيرمي أقرب إلى نطاق التوصيل (نطاق التكافؤ)، فسيكون نوع أشباه الموصلات من النوع n (النوع p). لذلك، عندما يتم زيادة جهد البوابة بمعنى إيجابي (للمثال المعطى)، فإن هذا "يلوي" نطاق مستوى الطاقة الأساسي بحيث ينحني لأسفل باتجاه نطاق التكافؤ. إذا كان مستوى فيرمي أقرب إلى نطاق التكافؤ (للنوع p)، فستكون هناك نقطة يبدأ فيها المستوى الداخلي في عبور مستوى فيرمي وعندما يصل الجهد إلى عتبة الجهد، فإن المستوى الأساسي لا يتجاوز مستوى فيرمي، وهذا ما يعرف بالانعكاس. عند هذه النقطة، يتم عكس سطح أشباه الموصلات من النوع p إلى النوع n. تذكر أنه كما ذكرنا سابقاً، إذا كان مستوى فيرمي أعلى من المستوى الداخلي، فإن أشباه الموصلات تكون من النوع n، وبالتالي عند الانعكاس، عندما يصل المستوى الداخلي ويتجاوز مستوى فيرمي (الذي يقع أقرب إلى نطاق التكافؤ)، فإن أشباه الموصلات تغييرات الكتابة على السطح كما تمليه المواضع النسبية لمستويات الطاقة الفيرمي والأساسية.

تشكيل الهيكل والقناة

تشكيل القناة في nMOS الموسفت كما هو موضح مخطط الحزم: الرسمات العلوية: ينحني جهد البوابة المطبق، مما يؤدي إلى استنزاف الثقوب من السطح (على اليسار). تتم موازنة الشحنة التي تحفز الانحناء بواسطة طبقة من شحنة أيون مستقبِل سالبة (يمين). الرسمات السفلية: يعمل الجهد المطبق الأكبر على استنفاد الثقوب بشكل أكبر ولكن نطاق التوصيل يخفض طاقة كافية لملء قناة موصلة
ملف C-V لكتلة موسفت بسماكة أكسيد مختلفة. يتوافق الجزء الموجود في أقصى اليسار من المنحنى مع التراكم. يتوافق الغور في المنتصف مع النضوب. يتوافق المنحنى الموجود على اليمين مع الانعكاس

يعتمد ترميز الموسفت على تعديل تركيز الشحنة بواسطة سعة MOS بين هيكل قطب كهربائي وقطب بوابة يقع فوق الهيكل ومعزول عن جميع مناطق الجهاز الأخرى بواسطة طبقة بوابة عازلة للكهرباء. إذا تم استخدام عوازل كهربائية غير أكسيد، فيمكن الإشارة إلى الجهاز على أنه عازل شبه موصل معدني FET (MISFET). مقارنة بمكثف MOS، تشتمل الموسفتات على محطتين إضافيتين (المنبع والمصرف)، كل منهما متصل بمناطق فردية مخدرة للغاية مفصولة بمنطقة الجسم. يمكن أن تكون هذه المناطق إما من النوع p أو n، ولكن يجب أن تكون كلاهما من نفس النوع، ومن النوع المقابل لمنطقة الهيكل. المنبع والمصرف (على عكس الهيكل) المطعم بشكل كبير كما هو موضح بعلامة "+" بعد نوع التطعيم.

إذا كانت الموسفتات عبارة عن قناة n أو nMOS FET، فإن المنبع والمصرف هما مناطق n+ والهيكل عبارة عن منطقة p. إذا كانت الموسفتات عبارة عن قناة p أو pMOS FET، فإن المنبع والمصرف هما مناطق p+ والهيكل عبارة عن منطقة n. سمي المصدر بهذا الاسم لأنه مصدر حاملات الشحنة (إلكترونات القناة n، الثقوب للقناة p) التي تتدفق عبر القناة؛ وبالمثل، فإن المصرف هو المكان الذي تغادر فيه حاملات الشحن القناة.

يتم تحديد شغل نطاقات الطاقة في أشباه الموصلات من خلال موضع مستوى فيرمي بالنسبة لحواف نطاق الطاقة لأشباه الموصلات.

مع جهد البوابة الكافي، يتم دفع حافة نطاق التكافؤ بعيداً عن مستوى فيرمي، ويتم دفع الثقوب من الجسم بعيداً عن البوابة.

عند انحياز أكبر للبوابة، بالقرب من سطح أشباه الموصلات، يتم تقريب حافة نطاق التوصيل من مستوى فيرمي، مما يؤدي إلى ملء السطح بالإلكترونات في طبقة انعكاس أو قناة n في الواجهة بين المنطقة p والأكسيد. وتمتد هذه القناة الموصلة بين المنبع والمصرف، ويتم توصيل التيار من خلالها عند تطبيق جهد بين القطبين. تؤدي زيادة الجهد على البوابة إلى زيادة كثافة الإلكترون في طبقة الانعكاس وبالتالي زيادة تدفق التيار بين المنبع والمصرف. بالنسبة لجهود البوابة التي تقل عن قيمة العتبة، فإن القناة مأهولة بالسكان بشكل خفيف، ويمكن فقط لتيار صغير جداً أن يتدفق بعتبة فرعية أن يتدفق بين المنبع والمصرف.

عندما يتم تطبيق مصدر-جهد بوابة سالب، فإنه يخلق قناة p على سطح المنطقة n، على غرار حالة القناة n، ولكن مع أقطاب متعاكسة من الشحنات والفولتية. عندما يتم تطبيق جهد أقل سالب من قيمة العتبة (جهد سلبي للقناة p) بين البوابة والمصدر، تختفي القناة ويمكن فقط لتيار عتبة فرعي صغير جداً أن يتدفق بين المنبع والمصرف. قد يشتمل الجهاز على جهاز [[Silicon on insulator |سليكون على عازل]] حيث يتكون أكسيد مدفون أسفل طبقة رقيقة من أشباه الموصلات. إذا كانت منطقة القناة بين البوابة العازلة ومنطقة الأكسيد المدفونة رفيعة جداً، يُشار إلى القناة على أنها منطقة قناة فائقة الرقة مع تكوين مناطق المصدر والتصريف على أي جانب في أو فوق طبقة أشباه الموصلات الرقيقة. يمكن استخدام مواد أشباه الموصلات الأخرى. عندما تتشكل مناطق المنبع والمصرف فوق القناة كلياً أو جزئياً، يشار إليها على أنها مناطق منبع/مصرف مثارة.

مقارنة بين الموسفتات من النوع nوp[82]
الپارامتر موسفت n موسفت p
نوع منبع/مصرف نوع-n نوع-p
نوع القناة
(مكثف موس)
نوع-n نوع-p
نوع
البوابة
پولي سليكون n+ p+
المعدن φm ~ حزمة توصيل السليكون φm ~ حزمة تكافؤ السليكون
نوع المنبع نوع-p نوع-n
جهد العتبة، Vth
  • إيجابي (تعزيز)
  • سلبي (استنزاف)
  • سلبي (تعزيز)
  • إيجابي (استنزاف)
التواء الحزمة للأسفل للأعلى
حاملات طبقة الانعكاس إلكترونات الثقوب
نوع المادة المتفاعلة نوع-p نوع-n

أوضاع العمل

المنبع مرتبط بالهيكل لضمان عدم انحياز الهيكل: العتبة الفرعية (أعلى اليسار)، الوضع الأومي (أعلى اليمين)، الوضع النشط عند بداية القرص (أسفل اليسار)، والوضع النشط الفعال عند الضغط (أسفل اليمين). تعديل طول القناة واضح.
تطبيق مثال لموسفت قناة-n. عند الضغط على المفتاح، يضيء مؤشر LED.[83]

يمكن فصل تشغيل الموسفت إلى ثلاثة أوضاع مختلفة، اعتماداً على الڤولتية في الطرفيات. في المناقشة التالية، تم استخدام نموذج جبري مبسط.[84] تعد خصائص الموسفت الحديثة أكثر تعقيداً من النموذج الجبري المقدم هنا.[85]

بالنسبة لـ وضع التعزيز، للموسفت ذو القناة-n، فإن أوضاع التشغيل الثلاثة هي:

وضع القطع والعتبة الفرعية والعكس الضعيف (للموسفت ذو القناة-n)

عندما VGS < Vth:

where هو تحيز من بوابة إلى منبع و هي عتبة الجهد للعنصر.

وفقًا لنموذج العتبة الأساسي، يتم إيقاف تشغيل الترانزستور، ولا يوجد توصيل بين المصرف والمنبع. يأخذ النموذج الأكثر دقة في الاعتبار تأثير الطاقة الحرارية على توزيع فيرمي-ديراك لطاقات الإلكترون التي تسمح لبعض الإلكترونات الأكثر نشاطاً عند المنبع بدخول القناة والتدفق إلى المصرف. ينتج عن هذا تيار عتبة فرعي يمثل وظيفة أسية لجهد منبع البوابة. في حين أن التيار بين المصرف والمنبع يجب أن يكون صفراً بشكل مثالي عند استخدام الترانزستور كمفتاح إيقاف، فهناك تيار انعكاس ضعيف، يُسمى أحياناً تسرب العتبة الفرعية. في انعكاس ضعيف حيث يكون المنبع مرتبطاً بكميات كبيرة، يتغير التيار بشكل كبير مع كما هو معطى تقريباً بـ:[86][87]

حيث = التيار عند , الجهد الحراري ويعطى عامل الانحدار n بـ:

تكون =سعة طبقة النضوب و = سعة طبقة الأكسيد. تُستخدم هذه المعادلة بشكل عام، ولكنها مجرد تقريب كافٍ للمنبع المرتبط بالجزء الأكبر. بالنسبة للمنبع غير المرتبط بالجزء الأكبر، فإن معادلة العتبة الفرعية لتيار التصريف في التشبع هي[88][89]

حيث هو مقسم القناة المعطى بـ:

يكون = سعة طبقة النضوب و = سعة طبقة الأكسيد. في العنصر ذي القناة الطويلة، لا يوجد اعتماد على جهد الصرف للتيار مرة واحدة , ولكن مع تقليل طول القناة ينخفض الحاجز الناجم عن التصريف ويقدم اعتماد جهد التصريف الذي يعتمد بطريقة معقدة على هندسة الجهاز (على سبيل المثال، منشطات القناة، تقاطع المنشطات وما إلى ذلك). في كثير من الأحيان، تظهر عتبة الجهد Vth بالنسبة لهذا الوضع، يتم تعريف جهد البوابة الذي يتم عنده تحديد قيمة التيار ID0 على سبيل المثال، ID0 = 1 μA, والتي قد لا تكون هي نفسها Vth-value المستخدمة في المعادلات للأوضاع التالية.

صُممت بعض الدوائر التناظرية ذات الطاقة الصغيرة للاستفادة من توصيل العتبة الفرعية.[90][91][92] من خلال العمل في منطقة الانعكاس الضعيف، توفر الدوائر الموسفت في هذه الدوائر أعلى نسبة ممكنة من الموصلية التحويلية إلى التيار، وهي: , الترانزستور ثنائي القطب.[93]

تعتمد العتبة الفرعية I–V curve بشكل أسي على عتبة الجهد، مما يؤدي إلى اعتماد قوي على أي اختلاف في التصنيع يؤثر على جهد العتبة؛ على سبيل المثال: الاختلافات في سمك الأكسيد، أو عمق الوصلة، أو منشطات الجسم التي تغير درجة خفض الحاجز الناجم عن التصريف. تؤدي الحساسية الناتجة للتغيرات التصنيعية إلى تعقيد تحسين التسرب والأداء.[94][95]

تيار استنزاف الموسفت مقابل جهد التصريف إلى المصدر لعدة قيم من ؛ تتم الإشارة إلى الحدود بين أوضاع "الخطي" (الأومي) والتشبع (نشط) بواسطة القطع المكافئ المنحني لأعلى
مقطع عرضي لدائرة موسفت تعمل في المنطقة الخطية (أوم)؛ منطقة انعكاس قوية موجودة حتى بالقرب من المصرف
مقطع عرضي لدائرة موسفت تعمل في منطقة التشبع (النشطة)؛ تظهر القناة ضاغط القناة بالقرب من المصرف
الوضع الصمام الثلاثي أو المنطقة الخطية، والمعروفة أيضاً باسم الوضع الأومي[96][97] (n-channel MOSFET)

عندما VGS > Vth و VDS < VGS − Vth:

يُشغَّل الترانزستور، ويتم إنشاء قناة تسمح بمرور التيار بين المصرف والمنبع. يعمل الموسفت كمقاوم، يتم التحكم فيه بواسطة جهد البوابة بالنسبة لكل من جهد المنبع والتصريف. يتم نمذجة التيار من المصرف إلى المنبع على النحو التالي:

حيث هي الحامل الفعال للحركة، هو عرض البوابة، هو طول البوابة و هي سعة أكسيد البوابة لكل وحدة مساحة. الانتقال من منطقة العتبة الفرعية الأسية إلى منطقة الصمام الثلاثي ليس حاداً كما توحي المعادلات.

التشبع أو الوضع النشط[98][99] (موسفت ذو القناة-n)

عندما VGS > Vth و VDS ≥ (VGS – Vth):

يُشغَّل المفتاح، وتم إنشاء قناة تسمح بالتيار بين المصرف والمنبع. نظراً لأن جهد المصرف أعلى من جهد المنبع، تنتشر الإلكترونات، ولا يتم التوصيل عبر قناة ضيقة ولكن من خلال توزيع تيار أوسع ثنائي أو ثلاثي الأبعاد يمتد بعيداً عن الواجهة وأعمق في الركيزة. تُعرف بداية هذه المنطقة أيضاً باسم إيقاف الضغط للإشارة إلى عدم وجود منطقة القناة بالقرب من الصرف. على الرغم من أن القناة لا تمد الطول الكامل للجهاز، إلا أن المجال الكهربائي بين المصرف والقناة مرتفع جداً ويستمر التوصيل. يعتمد تيار التصريف الآن بشكل ضعيف على جهد التصريف ويتم التحكم فيه بشكل أساسي بواسطة جهد مصدر البوابة، ويتم تشكيله تقريباً على النحو التالي:

يعمل العامل الإضافي الذي يتضمن λ، پارامتر تعديل طول القناة، على نماذج الاعتماد الحالي على جهد التصريف بسبب تعديل طول القناة، وهو مشابه بشكل فعال لتأثير إرلي الذي يظهر في الأجهزة ثنائية القطب. وفقاً لهذه المعادلة، فإن پارامتر التصميم الرئيسية، تحويل الموسفت هي:

حيث يُطلق على المجموعة Vov = VGS − Vth جهد مضاعف،[100] وحيث VDSsat = VGS − Vth يمثل فجوة بسيطة في والتي قد تظهر بخلاف ذلك عند الانتقال بين منطقتي الصمام الثلاثي والتشبع.

پارامتر تصميم رئيسي آخر هي مقاومة خرج الموسفت المعطى بـ:

.

rout هو انعكاس gDS حيث . ID هو التعبير في منطقة التشبع.

إذا تم أخذ λ على أنه صفر، فيمكن لمقاومة الخرج اللانهائية الناتجة تبسيط تحليل الدائرة، ولكن هذا قد يؤدي إلى تنبؤات غير واقعية للدائرة، خاصة في الدوائر التناظرية.

عندما يصبح طول القناة قصيراً جداً، تصبح هذه المعادلات غير دقيقة تماماً. تظهر تأثيرات فيزيائية جديدة. على سبيل المثال، قد يصبح نقل الموجة الحاملة في الوضع النشط مقيداً بسرعة التشبع. عندما يهيمن تشبع السرعة، يكون تيار تصريف التشبع خطياً تقريباً أكثر من التربيعي في VGS. بأطوال أقصر، تنقل الحاملات مع تشتت قريب من الصفر، يُعرف باسم شبه - التوصيل البالستي. في النظام البالستي، تتحرك الناقلات بسرعة حقن قد تتجاوز سرعة التشبع وتقترب من سرعة فيرمي بكثافة شحنة انعكاس عالية. بالإضافة إلى ذلك، يؤدي خفض الحاجز الناجم عن التصريف إلى زيادة التيار خارج الحالة (القطع) ويتطلب زيادة في جهد العتبة للتعويض، مما يؤدي بدوره إلى تقليل تيار التشبع.

تأثير الهيكل

مخطط النطاق والذي يظهر تأثير الهيكل. يقسم VSB مستويات فيرمي Fn</s للإلكترونات وFp للثقوب التي تتطلب VGB لملء نطاق التوصيل في nMOS موسفت

يتم تحديد شغل نطاقات الطاقة في أشباه الموصلات من خلال موضع مستوى فيرمي بالنسبة لحواف نطاق الطاقة لأشباه الموصلات. ويقدم تطبيق التحيز العكسي من المنبع إلى الركيزة لتقاطع pn المصدر والجسم انقساماً بين مستويات فيرمي للإلكترونات والثقوب، مما يؤدي إلى تحريك مستوى ميرمي للقناة بعيداً عن حافة النطاق، مما يقلل من شغل القناة. التأثير هو زيادة جهد البوابة اللازم لإنشاء القناة، كما هو موضح في الشكل. هذا التغيير في قوة القناة عن طريق تطبيق التحيز العكسي يسمى "تأثير الهيكل".

ببساطة، باستخدام مثال nMOS، يضع الانحياز من البوابة إلى الهيكل VGB مستويات طاقة نطاق التوصيل، بينما الانحياز من المصدر إلى الجسم VSB يضع مستوى الإلكترون فيرمي بالقرب من الواجهة، ويقرر شغل هذه المستويات بالقرب من الواجهة، وبالتالي قوة الطبقة أو القناة المعكوسة.

يمكن وصف تأثير الجسم على القناة باستخدام تعديل جهد العتبة، تقريباً بالمعادلة التالية:

VTB=VT0 إذا كان VSB=0 أي تقصير جهد العتبة لأطراف البوابة والهيكل.

حيث VTB هو جهد العتبة مع وجود انحياز الركيزة، وVT0 هي القيمة صفر - VSB من عتبة الجهد، هي پارامتر تأثير الهيكل، و2φB هي انخفاض الجهد التقريبي بين الهيكل والحجم عبر طبقة النضوب عند VSB = 0 وانحياز البوابة كافيان لضمان وجود القناة. بالنسبة للركيزة من النوع p المطعم بشكل موحد مع تطعيم بكميات كبيرة من NA لكل وحدة حجم،

يمكن تشغيل الهيكل كبوابة ثانية، ويشار إليه أحياناً باسم "البوابة الخلفية"؛ يسمى تأثير الهيكل أحياناً "تأثير البوابة الخلفية".[101]

رموز الدارة

رموز دوائر الموسفت وجي فت
P-channel JFET P-Channel Labelled.svg IGFET P-Ch Enh Labelled.svg IGFET P-Ch Enh Labelled simplified.svg Mosfet P-Ch Sedra.svg IGFET P-Ch Dep Labelled.svg
N-channel JFET N-Channel Labelled.svg IGFET N-Ch Enh Labelled.svg IGFET N-Ch Enh Labelled simplified.svg Mosfet N-Ch Sedra.svg IGFET N-Ch Dep Labelled.svg
JFET MOSFET
enhancement
mode
MOSFET
enhancement
mode (no bulk)
MOSFET
depletion
mode

يتم استخدام مجموعة متنوعة من رموز الموسفت. التصميم الأساسي هو بشكل عام خط للقناة مع المنبع والمصرف وتركه في زوايا قائمة ثم ينحني للخلف بزوايا قائمة في نفس اتجاه القناة. في بعض الأحيان يتم استخدام ثلاثة مقاطع خطية لـ وضع التعزيز وخط متصل لوضع الاستنفاد (انظر أوضاع الاستنفاد والتعزيز). يتم رسم خط آخر موازٍ لقناة البوابة.

يظهر اتصال الهيكل أو الجسم، إذا تم عرضه، متصلاً بالجزء الخلفي من القناة مع سهم يشير إلى pMOS أو nMOS. تشير الأسهم دائماً من P إلى N، لذا فإن NMOS (قناة N في بئر P أو ركيزة P) لها السهم الذي يشير إلى الداخل (من الجزء الأكبر إلى القناة). إذا كان الجزء الأكبر متصلاً بالمصدر (كما هو الحال عموماً مع الأجهزة المنفصلة)، فإنه يكون مائلاً في بعض الأحيان لمقابلة المصدر الذي يترك الترانزستور. إذا لم يتم عرض الجزء الأكبر (كما هو الحال في كثير من الأحيان في تصميم IC لأنها عبارة عن كتلة شائعة بشكل عام)، يتم استخدام رمز الانعكاس أحياناً للإشارة إلى PMOS، وبدلاً من ذلك، يمكن استخدام سهم على المصدر بنفس طريقة استخدام الترانزستورات ثنائية القطب ( من أجل nMOS، في لـ pMOS).

تتوفر مقارنة بين رموز موسفت في وضع التعزيز ووضع الاستنفاد، جنباً إلى جنب مع رموز JFET، في الجدول في هذا القسم. اتجاه الرموز، وأهمها موضع المنبع بالنسبة للتصريف، هو أن الفولتية الموجبة تظهر أعلى على الصفحة التخطيطية من الفولتية الأقل إيجابية، مما يعني أن التيار يتدفق "لأسفل" الصفحة.[102][103][104]

في المخططات حيث لا يتم تسمية G وS وD، تشير الميزات التفصيلية للرمز إلى أي طرف هو المصدر وأيها استنزاف. بالنسبة إلى رموز الموسفت الخاصة بوضع التعزيز ووضع الاستنفاد (في العمودين الثاني والخامس)، يكون طرف المصدر هو الموصل برأس السهم. بالإضافة إلى ذلك، في هذا الرسم البياني، تظهر البوابة على شكل حرف "L"، حيث يكون ساق الإدخال أقرب إلى S من D، مما يشير أيضاً إلى أيهما. ومع ذلك، غالباً ما يتم رسم هذه الرموز باستخدام بوابة على شكل حرف "T" (كما هو الحال في أي مكان آخر في هذه الصفحة)، لذلك يجب الاعتماد على رأس السهم للإشارة إلى محطة المنبع.

بالنسبة للرموز التي يظهر بها الجزء الأكبر أو الهيكل، المحطة الطرفية، تظهر هنا متصلة داخلياً بالمنبع (أي رأس السهم الأسود في المخططات في العمودين 2 و5). هذا تكوين نموذجي، ولكنه ليس التكوين المهم الوحيد بأي حال من الأحوال. بشكل عام، الموسفت هو عنصر رباعي الأطراف، وفي الدوائر المتكاملة، تشترك العديد من الموسفتات في اتصال الهيكل، وليس بالضرورة أن تكون متصلة بأطراف المصدر لجميع الترانزستورات.

أنواع الموسفتات

منطق PMOS و NMOS

يستخدم P-channel MOS (PMOS) logic الموسفتات ذات القناة P لتنفيذ البوبات المنطقية والدوائر الرقمية الأخرى. يستخدم N-channel MOS (NMOS) logic موسفتات ذات القناة n لتنفيذ البوابات المنطقية والدوائر الرقمية الأخرى.

بالنسبة للأجهزة ذات القدرة المتساوية على القيادة الحالية، يمكن جعل دوائر الموسفت ذات القنوات n أصغر من دوائر الموسفت ذات القناة p، بسبب ناقلات الشحنة ذات القناة p ( الثقوب) ذات حركية أقل من حاملات الشحنة n-channel (الإلكترونات)، وإنتاج نوع واحد فقط من الموسفتات على ركيزة من السيليكون أرخص وأبسط من الناحية الفنية. كانت هذه هي المبادئ الدافعة في تصميم منطق NMOS الذي يستخدم الموسفتات ذات القناة n حصرياً. ومع ذلك، على عكس منطق CMOS (إهمال تسرب التيار)، يستهلك منطق NMOS الطاقة حتى في حالة عدم حدوث تبديل.

قام محمد محمد عطا الله وداوون كانگ في الأصل بعرض كل من أجهزة pMOS وnMOS بطول بوابة 20 µm ثم 10 µm في عام 1960.[15][105]لدى أجهزة الموسفت الأصلية أيضاً سمك أكسيد البوابة 100 nm.[106] ومع ذلك، كانت أجهزة nMOS غير عملية، وكان نوع pMOS فقط أجهزة عمل عملية.[15] تم تطوير عملية NMOS أكثر عملية بعد عدة سنوات. كان NMOS في البداية أسرع من CMOS، وبالتالي استُخدم NMOS على نطاق واسع لأجهزة الحاسب في السبعينيات.[107] مع التقدم التكنولوجي، حل منطق CMOS محل منطق NMOS في منتصف الثمانينيات ليصبح العملية المفضلة للرقائق الرقمية.

أشباه الموصلات ذات الأكاسيد المعدنية المُتتامة (سيموس)

يتم استخدام الموسفت في المنطق الرقمي لأشباه الموصلات ذات الأكاسيد المعدنية المُتتامة (CMOS[108]التي تستخدم دوائر موسفت ذات القناة p وn ككتل بناء. السخونة الزائدة هي مصدر قلق كبير في الدوائر المتكاملة منذ أن تم تعبئة المزيد من الترانزستورات في رقائق أصغر من أي وقت مضى. يقلل منطق سيموس من استهلاك الطاقة لأنه لا يوجد تدفق للتيار (بشكل مثالي)، وبالتالي لا يتم استهلاك القدرة، إلا عند تبديل مدخلات البوابات المنطقية. يحقق منطق سيموس هذا التخفيض الحالي من خلال استكمال كل nMOSFET مع pMOSFET وربط كل من البوابات والمصارف معاً. سيؤدي الجهد العالي على البوابات إلى إجراء nMOSFET وعدم إجراء pMOSFET والجهد المنخفض على البوابات يؤدي إلى عكس ذلك. أثناء وقت التبديل حيث ينتقل الجهد من حالة إلى أخرى، سيعمل كلا الموسفت لفترة وجيزة. يقلل هذا الترتيب بشكل كبير من استهلاك الطاقة وتوليد الحرارة.

طُورت سيموس بواسطة تشيه-تانگ ساه وفرانك وانلاس في فيرتشايلد لأشباه الموصلات في عام 1963.[32] كان استهلاك سيموس منخفضاً للطاقة، ولكنه كان أبطأ في البداية من NMOS، والذي كان يستخدم على نطاق واسع لأجهزة الحاسب في السبعينيات. في عام 1978، قدمت هيتاتشي عملية CMOS مزدوجة جيداً، والتي سمحت لسيموس بمطابقة أداء NMOS مع استهلاك أقل للطاقة. تفوقت عملية CMOS ثنائية الازواجية في النهاية على NMOS باعتباره أكثر عملية تصنيع أشباه الموصلات شيوعاً لأجهزة الحاسب في الثمانينيات.[107]بحلول السبعينيات  – الثمانينيات، استهلك منطق CMOS أكثر من 7  مرة أقل من منطق NMOS،[107] وحوالي 100000 مرة أقل من منطق ترانزستور-ترانزستور (TTL) ثنائي القطب.[109]

وضع النضوب

هناك أجهزة موسفت وضع النضوب الاستنزاف، وهي أقل استخداماً من أجهزة وضع التعزيز القياسية التي تم وصفها بالفعل. هذه هي أجهزة موسفت مشابة بحيث توجد قناة حتى مع وجود جهد صفري من بوابة إلى منبع. للتحكم في القناة، يتم تطبيق جهد سلبي على البوابة (لجهاز n-channel)، مما يؤدي إلى استنزاف القناة، مما يقلل من تدفق التيار عبر الجهاز. من حيث الجوهر، يكون جهاز وضع النضوب مكافئاً لمفتاح مغلق عادةً (تشغيل)، بينما جهاز وضع التحسين مكافئ لمفتاح مفتوح عادةً (إيقاف).[110]

نظراً لانخفاض عامل الضجيج في منطقة RF، و كسب أفضل، غالباً ما تُفضل هذه الأجهزة على ثنائيات الأقطاب في الواجهات الأمامية للتردد اللاسلكي مثل أجهزة التلفزيون.

تتضمن عائلات موسفت في وضع النضوب BF960 بواسطة سيمنز و تيليفوكن، وBF980 في الثمانينيات بواسطة فيليپس (أصبحت لاحقاً NXP Semiconductors)، والتي لا تزال مشتقاتها تستخدم في AGC و مازج الواجهات الأمامية.

ترانزستور الأثر الحقلي للعوازل المعدنية لأشباه الموصلات (ميسفت)

ترانزستور الأثر الحقلي للعوازل المعدنية لأشباه الموصلات،[111][112][113] أو ميسفت، مصطلح أكثر عمومية من موسفت ومرادف لـ ترانزستور الأثر الحقلي معزول البوابة (IGFET). جميع الموسفتات هي ميسفتات، ولكن ليست كل الميسفتات هي موسفتات.

عازل البوابة في المسيفت هو ثاني أكسيد السليكون في الموسفت، ولكن يمكن أيضاً استخدام مواد أخرى. يقع عازل البوابة مباشرة أسفل إلكترود البوابة وفوق القناة في ميسفت. يُستخدم مصطلح معدن تاريخياً للإشارة إلى مادة البوابة، على الرغم من أنها الآن عادةً مشابة بدرجة عالية بپولي‌سيليكون أو مادة أخرى غير معدنية.

قد تكون أنواع العازل:

  • ثاني أكسيد السيليكون، في الترانزستورات
  • العوازل العضوية (على سبيل المثال، ترانزستور غير مشاب-پولي أستيلين؛ سيانو إيثيل پولولان، CEP[114])، لترانزستورات الأثر الحقلي ذات الأساس العضوي.[113]

الموسفت ذو البوابة المتحركة (FGMOS)

الموسفت ذو البوابة المتحركة (FGMOS) هو نوع من الموسفات حيث تكون البوابة معزولة، مما يؤدي إلى إنشاء نقطة لقاء متحركة في التيار المستمر ويتم ترسيب عدد من البوابات أو المدخلات الثانوية فوق البوابة العائمة (FG) وهي معزولة كهربياً عنه. تم إعداد التقرير الأول عن الموسفت ذو البوابة المتحركة (FGMOS) بواسطة داوون كانگ (أحد مخترعي موسفت الأصلي) وسيمون مين شي في عام 1967.[115]

يشيع استخدام FGMOS كخلية ذاكرة ببوابة متحركة، وعنصر تخزين رقمي في EPROM وEEPROM و الذاكرة الوميضية. تشمل الاستخدامات الأخرى لـ FGMOS عنصراً حسابياً عصبونياً في الشبكات العصبونية، وعنصر التخزين التناظري، ومقياس الجهد الرقمي و DACs أحادي الترانزستور.

موسفتات القدرة (الموسفتات الاستطاعة)

اثنان من موسفتات القدرة في مجموعات D2PAK المثبتة على السطح. تعمل كمفاتيح، يمكن لكل من هذه المكونات أن تحافظ على جهد مانع قدره 120   V في حالة إيقاف التشغيل، ويمكنها وصل تيار مستمر يبلغ 30 A في حالة التشغيل، يتبدد ما يصل إلى حوالي 100 W ويتحكم في حمولة تزيد عن 2000 W. تم تصوير عود الثقاب للمقياس.
مقطع عرضي من موسفت الاستطاعة، مع خلايا مربعة. يتكون الترانزستور النموذجي من عدة آلاف من الخلايا

لموسفتات القدرة بنية مختلفة[116]كما هو الحال مع معظم أجهزة الطاقة، يكون الهيكل عمودياً وليس مستوياً. باستخدام الهيكل الرأسي، من الممكن أن يحافظ الترانزستور على الجهد الكهربي العالي والتيار العالي. تصنيف الجهد للترانزستور هو تابع للإشابات وسمك الطبقة طبقة التنضيد-N (انظر المقطع العرضي)، في حين أن التصنيف الحالي هو تابع لعرض القناة (كلما اتسعت القناة، ارتفع التيار). في البنية المستوية، تعتبر تصنيفات الجهد الحالي والانهيار على حد سواء دالة لأبعاد القناة (عرض وطول القناة على التوالي)، مما يؤدي إلى استخدام غير فعال لـ "وضع السيليكون". مع الهيكل الرأسي، تتناسب منطقة المكون تقريباً مع التيار الذي يمكن أن تتحمله، ويتناسب سمك المكون (في الواقع سمك الطبقة الفوقية (التنضيد) N) مع جهد الانهيار.[117]

تُستخدم موسفتات القدرة ذات الهيكل الجانبي بشكل أساسي في مكبرات الصوت المتطورة وأنظمة PA عالية الطاقة. ميزتها هي سلوك أفضل في المنطقة المشبعة (المقابلة للمنطقة الخطية من ترانزستور ثنائي القطب) من الدوائر المتكاملة منخفضة المقاومة (موسفت) الرأسية. تم تصميم وحدات الموسفت العمودية لتبديل الاستخدامات.[118]

طُورت موسفتات الطاقة، التي يشيع استخدامها في إلكترونيات القدرة، في أوائل السبعينيات.[119] تتيح موسفتات الطاقة طاقة محرك منخفضة للبوابة، وسرعة تحويل سريعة، وقدرة محاذاة متقدمة.[4]

أشباه موصلات أكاسيد المعدن المزدوج التوزيع (DMOS)

هناك VDMOS (أشباه موصلات أكاسيد المعدن المزدوج التوزيع عمودياً) وLDMOS (أشباه موصلات أكاسيد المعدن المزدوج التوزيع جانبياً). يتم تصنيع معظم دوائر الموسفت الكهربائية باستخدام هذه التقنية.

مكثف الموسفت

مكثف الموسفت هو جزء من هيكل الموسفت، حيث يكون مكثف الموسفت محاطاً بوصلتي موجب سالب.[120] يستخدم مكثف الموسفت على نطاق واسع كمكثف تخزين في شريحة ذاكرة، وكحجر بناء أساسي لجهاز مقرون الشحنة (CCD) في تقنية حساس الصورة.[121] في DRAM (ذاكرة الوصول العشوائي) الديناميكية، تتكون كل خلية ذاكرة عادةً من مكثف موسفت و MOS.[122]

Thin-film transistor (TFT)

The thin-film transistor (TFT) is a type of MOSFET distinct from the standard bulk MOSFET.[123] The first TFT was invented by Paul K. Weimer at RCA in 1962, building on the earlier work of Atalla and Kahng on MOSFETs.[124]

The idea of a TFT-based liquid-crystal display (LCD) was conceived by Bernard Lechner of RCA Laboratories in 1968.[125] Lechner, F. J. Marlowe, E. O. Nester and J. Tults demonstrated the concept in 1968 with an 18x2 matrix dynamic scattering LCD that used standard discrete MOSFETs, as TFT performance was not adequate at the time.[126]

Bipolar–MOS transistors

BiCMOS is an integrated circuit that combines BJT and CMOS transistors on a single chip.[127]

The insulated-gate bipolar transistor (IGBT) is a power transistor with characteristics of both a MOSFET and bipolar junction transistor (BJT).[128]

MOS sensors

A number of MOSFET sensors have been developed, for measuring physical, chemical, biological and environmental parameters.[129] The earliest MOSFET sensors include the open-gate FET (OGFET) introduced by Johannessen in 1970,[129] the ion-sensitive field-effect transistor (ISFET) invented by Piet Bergveld in 1970,[130] the adsorption FET (ADFET) patented by P.F. Cox in 1974, and a hydrogen-sensitive MOSFET demonstrated by I. Lundstrom, M.S. Shivaraman, C.S. Svenson and L. Lundkvist in 1975.[129] The ISFET is a special type of MOSFET with a gate at a certain distance,[129] and where the metal gate is replaced by an ion-sensitive membrane, electrolyte solution and reference electrode.[131]

By the mid-1980s, numerous other MOSFET sensors had been developed, including the gas sensor FET (GASFET), surface accessible FET (SAFET), charge flow transistor (CFT), pressure sensor FET (PRESSFET), chemical field-effect transistor (ChemFET), reference ISFET (REFET), biosensor FET (BioFET), enzyme-modified FET (ENFET) and immunologically modified FET (IMFET).[129] By the early 2000s, BioFET types such as the DNA field-effect transistor (DNAFET), gene-modified FET (GenFET) and cell-potential BioFET (CPFET) had been developed.[131]

The two main types of image sensors used in digital imaging technology are the charge-coupled device (CCD) and the active-pixel sensor (CMOS sensor). Both CCD and CMOS sensors are based on MOS technology, with the CCD based on MOS capacitors and the CMOS sensor based on MOS transistors.[77]

Multi-gate field-effect transistor (MuGFET)

A FinFET (fin field-effect transistor), a type of multi-gate MOSFET.

The dual-gate MOSFET (DGMOS) has a tetrode configuration, where both gates control the current in the device. It is commonly used for small-signal devices in radio frequency applications where biasing the drain-side gate at constant potential reduces the gain loss caused by Miller effect, replacing two separate transistors in cascode configuration. Other common uses in RF circuits include gain control and mixing (frequency conversion). The tetrode description, though accurate, does not replicate the vacuum-tube tetrode. Vacuum-tube tetrodes, using a screen grid, exhibit much lower grid-plate capacitance and much higher output impedance and voltage gains than triode vacuum tubes. These improvements are commonly an order of magnitude (10 times) or considerably more. Tetrode transistors (whether bipolar junction or field-effect) do not exhibit improvements of such a great degree.

The FinFET is a double-gate silicon-on-insulator device, one of a number of geometries being introduced to mitigate the effects of short channels and reduce drain-induced barrier lowering. The fin refers to the narrow channel between source and drain. A thin insulating oxide layer on either side of the fin separates it from the gate. SOI FinFETs with a thick oxide on top of the fin are called double-gate and those with a thin oxide on top as well as on the sides are called triple-gate FinFETs.[132][133]

A double-gate MOSFET transistor was first demonstrated in 1984 by Electrotechnical Laboratory researchers Toshihiro Sekigawa and Yutaka Hayashi.[134][135] A GAAFET (gate-all-around MOSFET), a type of multi-gate non-planar 3D transistor, was first demonstrated in 1988 by a Toshiba research team including Fujio Masuoka, H. Takato and K. Sunouchi.[136][137] The FinFET (fin field-effect transistor), a type of 3D non-planar double-gate MOSFET, originated from the research of Digh Hisamoto and his team at Hitachi Central Research Laboratory in 1989.[138][139] The development of nanowire multi-gate MOSFETs have since become fundamental to nanoelectronics.[140]

Quantum field-effect transistor (QFET)

A quantum field-effect transistor (QFET) or quantum well field-effect transistor (QWFET) is a type of MOSFET[141][142][143] that takes advantage of quantum tunneling to greatly increase the speed of transistor operation.[144]

Radiation-hardened-by-design (RHBD)

Semiconductor sub-micrometer and nanometer electronic circuits are the primary concern for operating within the normal tolerance in harsh radiation environments like outer space. One of the design approaches for making a radiation-hardened-by-design (RHBD) device is enclosed-layout-transistor (ELT). Normally, the gate of the MOSFET surrounds the drain, which is placed in the center of the ELT. The source of the MOSFET surrounds the gate. Another RHBD MOSFET is called H-Gate. Both of these transistors have very low leakage current with respect to radiation. However, they are large in size and take more space on silicon than a standard MOSFET. In older STI (shallow trench isolation) designs, radiation strikes near the silicon oxide region cause the channel inversion at the corners of the standard MOSFET due to accumulation of radiation induced trapped charges. If the charges are large enough, the accumulated charges affect STI surface edges along the channel near the channel interface (gate) of the standard MOSFET. Thus the device channel inversion occurs along the channel edges and the device creates an off-state leakage path, causing the device to turn on. So the reliability of circuits degrades severely. The ELT offers many advantages. These advantages include improvement of reliability by reducing unwanted surface inversion at the gate edges that occurs in the standard MOSFET. Since the gate edges are enclosed in ELT, there is no gate oxide edge (STI at gate interface), and thus the transistor off-state leakage is reduced considerably. Low-power microelectronic circuits including computers, communication devices and monitoring systems in the space shuttle and satellites are very different to what is used on earth. They require radiation (high-speed atomic particles like proton and neutron, solar flare magnetic energy dissipation in Earth's space, energetic cosmic rays like X-ray, gamma ray etc.) tolerant circuits. These special electronics are designed by applying different techniques using RHBD MOSFETs to ensure safer journeys and space-walks for astronauts.

Applications

The MOSFET generally forms the basis of modern electronics,[42] as the dominant transistor in digital circuits as well as analog integrated circuits.[3] It is the basis for numerous modern technologies,[145] and is commonly used for a wide range of applications.[47] According to Jean-Pierre Colinge, numerous modern technologies would not exist without the MOSFET, such as the modern computer industry, digital telecommunication systems, video games, pocket calculators, and digital wristwatches, for example.[145]

Discrete MOSFET devices are widely used in applications such as switch mode power supplies, variable-frequency drives and other power electronics applications where each device may be switching thousands of watts. Radio-frequency amplifiers up to the UHF spectrum use MOSFET transistors as analog signal and power amplifiers. Radio systems also use MOSFETs as oscillators, or mixers to convert frequencies. MOSFET devices are also applied in audio-frequency power amplifiers for public address systems, sound reinforcement and home and automobile sound systems.[بحاجة لمصدر]

MOSFETs in integrated circuits are the primary elements of computer processors, semiconductor memory, image sensors, and most other types of integrated circuits.

MOS integrated circuit (MOS IC)

The MOSFET is the most widely used type of transistor and the most critical device component in integrated circuit (IC) chips.[146] The monolithic integrated circuit chip was enabled by the surface passivation process, which electrically stabilized silicon surfaces via thermal oxidation, making it possible to fabricate monolithic integrated circuit chips using silicon. The surface passivation process was developed by Mohamed M. Atalla at Bell Labs in 1957. This was the basis for the planar process, developed by Jean Hoerni at Fairchild Semiconductor in early 1959, which was critical to the invention of the monolithic integrated circuit chip by Robert Noyce later in 1959.[147][148][17] The same year,[8] Atalla used his surface passivation process to invent the MOSFET with Dawon Kahng at Bell Labs.[14][13] This was followed by the development of clean rooms to reduce contamination to levels never before thought necessary, and coincided with the development of photolithography[149] which, along with surface passivation and the planar process, allowed circuits to be made in few steps.

Mohamed Atalla first proposed the concept of the MOS integrated circuit (MOS IC) chip in 1960, noting that the MOSFET's ease of fabrication made it useful for integrated circuits.[9] In contrast to bipolar transistors which required a number of steps for the p–n junction isolation of transistors on a chip, MOSFETs required no such steps but could be easily isolated from each other.[29] Its advantage for integrated circuits was re-iterated by Dawon Kahng in 1961.[21] The SiSiO2 system possessed the technical attractions of low cost of production (on a per circuit basis) and ease of integration. These two factors, along with its rapidly scaling miniaturization and low energy consumption, led to the MOSFET becoming the most widely used type of transistor in IC chips.

The earliest experimental MOS IC to be demonstrated was a 16-transistor chip built by Fred Heiman and Steven Hofstein at RCA in 1962.[56] General Microelectronics later introduced the first commercial MOS integrated circuits in 1964, consisting of 120 p-channel transistors.[150] It was a 20-bit shift register, developed by Robert Norman[56] and Frank Wanlass.[151] In 1968, Fairchild Semiconductor researchers Federico Faggin and Tom Klein developed the first silicon-gate MOS IC.[35]

MOS large-scale integration (MOS LSI)

With its high scalability,[48] and much lower power consumption and higher density than bipolar junction transistors,[51] the MOSFET made it possible to build high-density IC chips.[1] By 1964, MOS chips had reached higher transistor density and lower manufacturing costs than bipolar chips. MOS chips further increased in complexity at a rate predicted by Moore's law, leading to large-scale integration (LSI) with hundreds of MOSFETs on a chip by the late 1960s.[152] MOS technology enabled the integration of more than 10,000 transistors on a single LSI chip by the early 1970s,[153] before later enabling very large-scale integration (VLSI).[50][154]

Microprocessors

The MOSFET is the basis of every microprocessor,[45] and was responsible for the invention of the microprocessor.[155] The origins of both the microprocessor and the microcontroller can be traced back to the invention and development of MOS technology. The application of MOS LSI chips to computing was the basis for the first microprocessors, as engineers began recognizing that a complete computer processor could be contained on a single MOS LSI chip.[152]

The earliest microprocessors were all MOS chips, built with MOS LSI circuits. The first multi-chip microprocessors, the Four-Phase Systems AL1 in 1969 and the Garrett AiResearch MP944 in 1970, were developed with multiple MOS LSI chips. The first commercial single-chip microprocessor, the Intel 4004, was developed by Federico Faggin, using his silicon-gate MOS IC technology, with Intel engineers Marcian Hoff and Stan Mazor, and Busicom engineer Masatoshi Shima.[156] With the arrival of CMOS microprocessors in 1975, the term "MOS microprocessors" began to refer to chips fabricated entirely from PMOS logic or fabricated entirely from NMOS logic, contrasted with "CMOS microprocessors" and "bipolar bit-slice processors".[157]

CMOS circuits

Digital

The growth of digital technologies like the microprocessor has provided the motivation to advance MOSFET technology faster than any other type of silicon-based transistor.[158] A big advantage of MOSFETs for digital switching is that the oxide layer between the gate and the channel prevents DC current from flowing through the gate, further reducing power consumption and giving a very large input impedance. The insulating oxide between the gate and channel effectively isolates a MOSFET in one logic stage from earlier and later stages, which allows a single MOSFET output to drive a considerable number of MOSFET inputs. Bipolar transistor-based logic (such as TTL) does not have such a high fanout capacity. This isolation also makes it easier for the designers to ignore to some extent loading effects between logic stages independently. That extent is defined by the operating frequency: as frequencies increase, the input impedance of the MOSFETs decreases.

Analog

The MOSFET's advantages in digital circuits do not translate into supremacy in all analog circuits. The two types of circuit draw upon different features of transistor behavior. Digital circuits switch, spending most of their time either fully on or fully off. The transition from one to the other is only of concern with regards to speed and charge required. Analog circuits depend on operation in the transition region where small changes to Vgs can modulate the output (drain) current. The JFET and bipolar junction transistor (BJT) are preferred for accurate matching (of adjacent devices in integrated circuits), higher transconductance and certain temperature characteristics which simplify keeping performance predictable as circuit temperature varies.

Nevertheless, MOSFETs are widely used in many types of analog circuits because of their own advantages (zero gate current, high and adjustable output impedance and improved robustness vs. BJTs which can be permanently degraded by even lightly breaking down the emitter-base).[vague] The characteristics and performance of many analog circuits can be scaled up or down by changing the sizes (length and width) of the MOSFETs used. By comparison, in bipolar transistors the size of the device does not significantly affect its performance.[بحاجة لمصدر] MOSFETs' ideal characteristics regarding gate current (zero) and drain-source offset voltage (zero) also make them nearly ideal switch elements, and also make switched capacitor analog circuits practical. In their linear region, MOSFETs can be used as precision resistors, which can have a much higher controlled resistance than BJTs. In high power circuits, MOSFETs sometimes have the advantage of not suffering from thermal runaway as BJTs do.[محل شك] Also, MOSFETs can be configured to perform as capacitors and gyrator circuits which allow op-amps made from them to appear as inductors, thereby allowing all of the normal analog devices on a chip (except for diodes, which can be made smaller than a MOSFET anyway) to be built entirely out of MOSFETs. This means that complete analog circuits can be made on a silicon chip in a much smaller space and with simpler fabrication techniques. MOSFETS are ideally suited to switch inductive loads because of tolerance to inductive kickback.

Some ICs combine analog and digital MOSFET circuitry on a single mixed-signal integrated circuit, making the needed board space even smaller. This creates a need to isolate the analog circuits from the digital circuits on a chip level, leading to the use of isolation rings and silicon on insulator (SOI). Since MOSFETs require more space to handle a given amount of power than a BJT, fabrication processes can incorporate BJTs and MOSFETs into a single device. Mixed-transistor devices are called bi-FETs (bipolar FETs) if they contain just one BJT-FET and BiCMOS (bipolar-CMOS) if they contain complementary BJT-FETs. Such devices have the advantages of both insulated gates and higher current density.

In the late 1980s, Asad Abidi pioneered RF CMOS technology, which uses MOS VLSI circuits, while working at UCLA. This changed the way in which RF circuits were designed, away from discrete bipolar transistors and towards CMOS integrated circuits. As of 2008, the radio transceivers in all wireless networking devices and modern mobile phones are mass-produced as RF CMOS devices. RF CMOS is also used in nearly all modern Bluetooth and wireless LAN (WLAN) devices.[159]

MOS memory

The advent of the MOSFET enabled the practical use of MOS transistors as memory cell storage elements, a function previously served by magnetic cores in computer memory.[160] The first modern computer memory was introduced in 1965, when John Schmidt at Fairchild Semiconductor designed the first MOS semiconductor memory, a 64-bit MOS SRAM (static random-access memory).[161] SRAM became an alternative to magnetic-core memory, but required six MOS transistors for each bit of data.[162]

MOS technology is the basis for DRAM (dynamic random-access memory). In 1966, Dr. Robert H. Dennard at the IBM Thomas J. Watson Research Center was working on MOS memory. While examining the characteristics of MOS technology, he found it was capable of building capacitors, and that storing a charge or no charge on the MOS capacitor could represent the 1 and 0 of a bit, while the MOS transistor could control writing the charge to the capacitor. This led to his development of a single-transistor DRAM memory cell.[162] In 1967, Dennard filed a patent under IBM for a single-transistor DRAM (dynamic random-access memory) memory cell, based on MOS technology.[163] MOS memory enabled higher performance, was cheaper, and consumed less power, than magnetic-core memory, leading to MOS memory overtaking magnetic core memory as the dominant computer memory technology by the early 1970s.[164]

Frank Wanlass, while studying MOSFET structures in 1963, noted the movement of charge through oxide onto a gate. While he did not pursue it, this idea would later become the basis for EPROM (erasable programmable read-only memory) technology.[165] In 1967, Dawon Kahng and Simon Min Sze proposed that floating-gate memory cells, consisting of floating-gate MOSFETs (FGMOS), could be used to produce reprogrammable ROM (read-only memory).[166] Floating-gate memory cells later became the basis for non-volatile memory (NVM) technologies including EPROM, EEPROM (electrically erasable programmable ROM) and flash memory.[167]

Consumer electronics

MOSFETs are widely used in consumer electronics. One of the earliest influential consumer electronic products enabled by MOS LSI circuits was the electronic pocket calculator,[153] as MOS LSI technology enabled large amounts of computational capability in small packages.[168] In 1965, the Victor 3900 desktop calculator was the first MOS calculator, with 29 MOS chips.[169] In 1967, the Texas Instruments Cal-Tech was the first prototype electronic handheld calculator, with three MOS LSI chips, and it was later released as the Canon Pocketronic in 1970.[170] The Sharp QT-8D desktop calculator was the first mass-produced LSI MOS calculator in 1969,[171] and the Sharp EL-8 which used four MOS LSI chips was the first commercial electronic handheld calculator in 1970.[170] The first true electronic pocket calculator was the Busicom LE-120A HANDY LE, which used a single MOS LSI calculator-on-a-chip from Mostek, and was released in 1971.[170] By 1972, MOS LSI circuits were commercialized for numerous other applications.[172]

MOSFETs are fundamental to information and communications technology (ICT),[66][79] including modern computers,[173][145][154] modern computing,[174] telecommunications, the communications infrastructure,[173][175] the Internet,[173][72][176] digital telephony,[177] wireless telecommunications,[178][179] and mobile networks.[179] According to Colinge, the modern computer industry and digital telecommunication systems would not exist without the MOSFET.[145] Advances in MOS technology has been the most important contributing factor in the rapid rise of network bandwidth in telecommunication networks, with bandwidth doubling every 18 months, from bits per second to terabits per second (Edholm's law).[180]

MOS sensors

MOS sensors, also known as MOSFET sensors, are widely used to measure physical, chemical, biological and environmental parameters.[129] The ion-sensitive field-effect transistor (ISFET), for example, is widely used in biomedical applications.[131] MOS chemiresistors and MOSFETs have also been extensively shown to have promising applications is gas sensing either as single sensor devices or as components in chemical sensor arrays.[181]

MOSFETs are also widely used in microelectromechanical systems (MEMS), as silicon MOSFETs could interact and communicate with the surroundings and process things such as chemicals, motions and light.[182] An early example of a MEMS device is the resonant-gate transistor, an adaptation of the MOSFET, developed by Harvey C. Nathanson in 1965.[183]

MOS technology is the basis for modern image sensors, including the charge-coupled device (CCD) and the CMOS active-pixel sensor (CMOS sensor), used in digital imaging and digital cameras.[77] Willard Boyle and George E. Smith developed the CCD in 1969. While researching the MOS process, they realized that an electric charge was the analogy of the magnetic bubble and that it could be stored on a tiny MOS capacitor. As it was fairly straightforward to fabricate a series of MOS capacitors in a row, they connected a suitable voltage to them so that the charge could be stepped along from one to the next.[77] The CCD is a semiconductor circuit that was later used in the first digital video cameras for television broadcasting.[184]

The MOS active-pixel sensor (APS) was developed by Tsutomu Nakamura at Olympus in 1985.[185] The CMOS active-pixel sensor was later developed by Eric Fossum and his team at NASA's Jet Propulsion Laboratory in the early 1990s.[186]

MOS image sensors are widely used in optical mouse technology. The first optical mouse, invented by Richard F. Lyon at Xerox in 1980, used a 5 µm NMOS sensor chip.[187][188] Since the first commercial optical mouse, the IntelliMouse introduced in 1999, most optical mouse devices use CMOS sensors.[189]

Power MOSFETs

The power MOSFET is the most widely used power device in the world.[4] Advantages over bipolar junction transistors in power electronics include MOSFETs not requiring a continuous flow of drive current to remain in the ON state, offering higher switching speeds, lower switching power losses, lower on-resistances, and reduced susceptibility to thermal runaway.[190] The power MOSFET had an impact on power supplies, enabling higher operating frequencies, size and weight reduction, and increased volume production.[191]

Switching power supplies are the most common applications for power MOSFETs.[53] They are also widely used for MOS RF power amplifiers, which enabled the transition of mobile networks from analog to digital in the 1990s. This led to the wide proliferation of wireless mobile networks, which revolutionised telecommunication systems.[178] The LDMOS in particular is the most widely used power amplifier in mobile networks, such as 2G, 3G,[178] 4G, and 5G.[179] Over 50 billion discrete power MOSFETs are shipped annually, as of 2018. They are widely used for automotive, industrial and communications systems in particular.[192] Power MOSFETs are commonly used in automotive electronics, particularly as switching devices in electronic control units,[193] and as power converters in modern electric vehicles.[194] The insulated-gate bipolar transistor (IGBT), a hybrid MOS-bipolar transistor, is also used for a wide variety of applications.[195]

Construction

Gate material

The primary criterion for the gate material is that it is a good conductor. Highly doped polycrystalline silicon is an acceptable but certainly not ideal conductor, and also suffers from some more technical deficiencies in its role as the standard gate material. Nevertheless, there are several reasons favoring use of polysilicon:

  1. The threshold voltage (and consequently the drain to source on-current) is modified by the work function difference between the gate material and channel material. Because polysilicon is a semiconductor, its work function can be modulated by adjusting the type and level of doping. Furthermore, because polysilicon has the same bandgap as the underlying silicon channel, it is quite straightforward to tune the work function to achieve low threshold voltages for both NMOS and PMOS devices. By contrast, the work functions of metals are not easily modulated, so tuning the work function to obtain low threshold voltages (LVT) becomes a significant challenge. Additionally, obtaining low-threshold devices on both PMOS and NMOS devices sometimes requires the use of different metals for each device type. While bimetallic integrated circuits (i.e., one type of metal for gate electrodes of NFETS and a second type of metal for gate electrodes of PFETS) are not common, they are known in patent literature and provide some benefit in terms of tuning electrical circuits' overall electrical performance.
  2. The silicon-SiO2 interface has been well studied and is known to have relatively few defects. By contrast many metal-insulator interfaces contain significant levels of defects which can lead to Fermi level pinning, charging, or other phenomena that ultimately degrade device performance.
  3. In the MOSFET IC fabrication process, it is preferable to deposit the gate material prior to certain high-temperature steps in order to make better-performing transistors. Such high temperature steps would melt some metals, limiting the types of metal that can be used in a metal-gate-based process.

While polysilicon gates have been the de facto standard for the last twenty years, they do have some disadvantages which have led to their likely future replacement by metal gates. These disadvantages include:

  • Polysilicon is not a great conductor (approximately 1000 times more resistive than metals) which reduces the signal propagation speed through the material. The resistivity can be lowered by increasing the level of doping, but even highly doped polysilicon is not as conductive as most metals. To improve conductivity further, sometimes a high-temperature metal such as tungsten, titanium, cobalt, and more recently nickel is alloyed with the top layers of the polysilicon. Such a blended material is called silicide. The silicide-polysilicon combination has better electrical properties than polysilicon alone and still does not melt in subsequent processing. Also the threshold voltage is not significantly higher than with polysilicon alone, because the silicide material is not near the channel. The process in which silicide is formed on both the gate electrode and the source and drain regions is sometimes called salicide, self-aligned silicide.
  • When the transistors are extremely scaled down, it is necessary to make the gate dielectric layer very thin, around 1 nm in state-of-the-art technologies. A phenomenon observed here is the so-called poly depletion, where a depletion layer is formed in the gate polysilicon layer next to the gate dielectric when the transistor is in the inversion. To avoid this problem, a metal gate is desired. A variety of metal gates such as tantalum, tungsten, tantalum nitride, and titanium nitride are used, usually in conjunction with high-κ dielectrics. An alternative is to use fully silicided polysilicon gates, a process known as FUSI.

Present high performance CPUs use metal gate technology, together with high-κ dielectrics, a combination known as high-κ, metal gate (HKMG). The disadvantages of metal gates are overcome by a few techniques:[196]

  1. The threshold voltage is tuned by including a thin "work function metal" layer between the high-κ dielectric and the main metal. This layer is thin enough that the total work function of the gate is influenced by both the main metal and thin metal work functions (either due to alloying during annealing, or simply due to the incomplete screening by the thin metal). The threshold voltage thus can be tuned by the thickness of the thin metal layer.
  2. High-κ dielectrics are now well studied, and their defects are understood.
  3. HKMG processes exist that do not require the metals to experience high temperature anneals; other processes select metals that can survive the annealing step.

Insulator

As devices are made smaller, insulating layers are made thinner, often through steps of thermal oxidation or localised oxidation of silicon (LOCOS). For nano-scaled devices, at some point tunneling of carriers through the insulator from the channel to the gate electrode takes place. To reduce the resulting leakage current, the insulator can be made thinner by choosing a material with a higher dielectric constant. To see how thickness and dielectric constant are related, note that Gauss's law connects field to charge as:

with Q = charge density, κ = dielectric constant, ε0 = permittivity of empty space and E = electric field. From this law it appears the same charge can be maintained in the channel at a lower field provided κ is increased. The voltage on the gate is given by:

with VG = gate voltage, Vch = voltage at channel side of insulator, and tins = insulator thickness. This equation shows the gate voltage will not increase when the insulator thickness increases, provided κ increases to keep tins / κ = constant (see the article on high-κ dielectrics for more detail, and the section in this article on gate-oxide leakage).

The insulator in a MOSFET is a dielectric which can in any event be silicon oxide, formed by LOCOS but many other dielectric materials are employed. The generic term for the dielectric is gate dielectric since the dielectric lies directly below the gate electrode and above the channel of the MOSFET.

Junction design

MOSFET showing shallow junction extensions, raised source and drain and halo implant. Raised source and drain separated from gate by oxide spacers

The source-to-body and drain-to-body junctions are the object of much attention because of three major factors: their design affects the current–voltage (I–V) characteristics of the device, lowering output resistance, and also the speed of the device through the loading effect of the junction capacitances, and finally, the component of stand-by power dissipation due to junction leakage.

The drain induced barrier lowering of the threshold voltage and channel length modulation effects upon I-V curves are reduced by using shallow junction extensions. In addition, halo doping can be used, that is, the addition of very thin heavily doped regions of the same doping type as the body tight against the junction walls to limit the extent of depletion regions.[197]

The capacitive effects are limited by using raised source and drain geometries that make most of the contact area border thick dielectric instead of silicon.[198]

These various features of junction design are shown (with artistic license) in the figure.

Scaling

Trend of Intel CPU transistor gate length
MOSFET version of gain-boosted current mirror; M1 and M2 are in active mode, while M3 and M4 are in Ohmic mode, and act like resistors. The operational amplifier provides feedback that maintains a high output resistance.

Over the past decades, the MOSFET (as used for digital logic) has continually been scaled down in size; typical MOSFET channel lengths were once several micrometres, but modern integrated circuits are incorporating MOSFETs with channel lengths of tens of nanometers. Robert Dennard's work on scaling theory was pivotal in recognising that this ongoing reduction was possible. The semiconductor industry maintains a "roadmap", the ITRS,[199] which sets the pace for MOSFET development. Historically, the difficulties with decreasing the size of the MOSFET have been associated with the semiconductor device fabrication process, the need to use very low voltages, and with poorer electrical performance necessitating circuit redesign and innovation (small MOSFETs exhibit higher leakage currents and lower output resistance). As of 2019, the smallest MOSFETs in production are 5 nm FinFET semiconductor nodes, manufactured by Samsung Electronics and TSMC.[200][201]

Smaller MOSFETs are desirable for several reasons. The main reason to make transistors smaller is to pack more and more devices in a given chip area. This results in a chip with the same functionality in a smaller area, or chips with more functionality in the same area. Since fabrication costs for a semiconductor wafer are relatively fixed, the cost per integrated circuits is mainly related to the number of chips that can be produced per wafer. Hence, smaller ICs allow more chips per wafer, reducing the price per chip. In fact, over the past 30 years the number of transistors per chip has been doubled every 2–3 years once a new technology node is introduced. For example, the number of MOSFETs in a microprocessor fabricated in a 45 nm technology can well be twice as many as in a 65 nm chip. This doubling of transistor density was first observed by Gordon Moore in 1965 and is commonly referred to as Moore's law.[202] It is also expected that smaller transistors switch faster. For example, one approach to size reduction is a scaling of the MOSFET that requires all device dimensions to reduce proportionally. The main device dimensions are the channel length, channel width, and oxide thickness. When they are scaled down by equal factors, the transistor channel resistance does not change, while gate capacitance is cut by that factor. Hence, the RC delay of the transistor scales with a similar factor. While this has been traditionally the case for the older technologies, for the state-of-the-art MOSFETs reduction of the transistor dimensions does not necessarily translate to higher chip speed because the delay due to interconnections is more significant.

Producing MOSFETs with channel lengths much smaller than a micrometre is a challenge, and the difficulties of semiconductor device fabrication are always a limiting factor in advancing integrated circuit technology. Though processes such as atomic layer deposition (ALD) have improved fabrication for small components, the small size of the MOSFET (less than a few tens of nanometers) has created operational problems:

Higher subthreshold conduction
As MOSFET geometries shrink, the voltage that can be applied to the gate must be reduced to maintain reliability. To maintain performance, the threshold voltage of the MOSFET has to be reduced as well. As threshold voltage is reduced, the transistor cannot be switched from complete turn-off to complete turn-on with the limited voltage swing available; the circuit design is a compromise between strong current in the on case and low current in the off case, and the application determines whether to favor one over the other. Subthreshold leakage (including subthreshold conduction, gate-oxide leakage and reverse-biased junction leakage), which was ignored in the past, now can consume upwards of half of the total power consumption of modern high-performance VLSI chips.[203][204]
Increased gate-oxide leakage
The gate oxide, which serves as insulator between the gate and channel, should be made as thin as possible to increase the channel conductivity and performance when the transistor is on and to reduce subthreshold leakage when the transistor is off. However, with current gate oxides with a thickness of around 1.2 nm (which in silicon is ~5 atoms thick) the quantum mechanical phenomenon of electron tunneling occurs between the gate and channel, leading to increased power consumption. Silicon dioxide has traditionally been used as the gate insulator. Silicon dioxide however has a modest dielectric constant. Increasing the dielectric constant of the gate dielectric allows a thicker layer while maintaining a high capacitance (capacitance is proportional to dielectric constant and inversely proportional to dielectric thickness). All else equal, a higher dielectric thickness reduces the quantum tunneling current through the dielectric between the gate and the channel. Insulators that have a larger dielectric constant than silicon dioxide (referred to as high-κ dielectrics), such as group IVb metal silicates e.g. hafnium and zirconium silicates and oxides are being used to reduce the gate leakage from the 45 nanometer technology node onwards. On the other hand, the barrier height of the new gate insulator is an important consideration; the difference in conduction band energy between the semiconductor and the dielectric (and the corresponding difference in valence band energy) also affects leakage current level. For the traditional gate oxide, silicon dioxide, the former barrier is approximately 8 eV. For many alternative dielectrics the value is significantly lower, tending to increase the tunneling current, somewhat negating the advantage of higher dielectric constant. The maximum gate–source voltage is determined by the strength of the electric field able to be sustained by the gate dielectric before significant leakage occurs. As the insulating dielectric is made thinner, the electric field strength within it goes up for a fixed voltage. This necessitates using lower voltages with the thinner dielectric.
Increased junction leakage
To make devices smaller, junction design has become more complex, leading to higher doping levels, shallower junctions, "halo" doping and so forth,[205][206] all to decrease drain-induced barrier lowering (see the section on junction design). To keep these complex junctions in place, the annealing steps formerly used to remove damage and electrically active defects must be curtailed[207] increasing junction leakage. Heavier doping is also associated with thinner depletion layers and more recombination centers that result in increased leakage current, even without lattice damage.
Drain-induced barrier lowering (DIBL) and VT roll off
Because of the short-channel effect, channel formation is not entirely done by the gate, but now the drain and source also affect the channel formation. As the channel length decreases, the depletion regions of the source and drain come closer together and make the threshold voltage (VT) a function of the length of the channel. This is called VT roll-off. VT also becomes function of drain to source voltage VDS. As we increase the VDS, the depletion regions increase in size, and a considerable amount of charge is depleted by the VDS. The gate voltage required to form the channel is then lowered, and thus, the VT decreases with an increase in VDS. This effect is called drain induced barrier lowering (DIBL).
Lower output resistance
For analog operation, good gain requires a high MOSFET output impedance, which is to say, the MOSFET current should vary only slightly with the applied drain-to-source voltage. As devices are made smaller, the influence of the drain competes more successfully with that of the gate due to the growing proximity of these two electrodes, increasing the sensitivity of the MOSFET current to the drain voltage. To counteract the resulting decrease in output resistance, circuits are made more complex, either by requiring more devices, for example the cascode and cascade amplifiers, or by feedback circuitry using operational amplifiers, for example a circuit like that in the adjacent figure.
Lower transconductance
The transconductance of the MOSFET decides its gain and is proportional to hole or electron mobility (depending on device type), at least for low drain voltages. As MOSFET size is reduced, the fields in the channel increase and the dopant impurity levels increase. Both changes reduce the carrier mobility, and hence the transconductance. As channel lengths are reduced without proportional reduction in drain voltage, raising the electric field in the channel, the result is velocity saturation of the carriers, limiting the current and the transconductance.
Interconnect capacitance
Traditionally, switching time was roughly proportional to the gate capacitance of gates. However, with transistors becoming smaller and more transistors being placed on the chip, interconnect capacitance (the capacitance of the metal-layer connections between different parts of the chip) is becoming a large percentage of capacitance.[208][209] Signals have to travel through the interconnect, which leads to increased delay and lower performance.
Heat production
The ever-increasing density of MOSFETs on an integrated circuit creates problems of substantial localized heat generation that can impair circuit operation. Circuits operate more slowly at high temperatures, and have reduced reliability and shorter lifetimes. Heat sinks and other cooling devices and methods are now required for many integrated circuits including microprocessors. Power MOSFETs are at risk of thermal runaway. As their on-state resistance rises with temperature, if the load is approximately a constant-current load then the power loss rises correspondingly, generating further heat. When the heatsink is not able to keep the temperature low enough, the junction temperature may rise quickly and uncontrollably, resulting in destruction of the device.
Process variations
With MOSFETs becoming smaller, the number of atoms in the silicon that produce many of the transistor's properties is becoming fewer, with the result that control of dopant numbers and placement is more erratic. During chip manufacturing, random process variations affect all transistor dimensions: length, width, junction depths, oxide thickness etc., and become a greater percentage of overall transistor size as the transistor shrinks. The transistor characteristics become less certain, more statistical. The random nature of manufacture means we do not know which particular example MOSFETs actually will end up in a particular instance of the circuit. This uncertainty forces a less optimal design because the design must work for a great variety of possible component MOSFETs. See process variation, design for manufacturability, reliability engineering, and statistical process control.[210]
Modeling challenges
Modern ICs are computer-simulated with the goal of obtaining working circuits from the very first manufactured lot. As devices are miniaturized, the complexity of the processing makes it difficult to predict exactly what the final devices look like, and modeling of physical processes becomes more challenging as well. In addition, microscopic variations in structure due simply to the probabilistic nature of atomic processes require statistical (not just deterministic) predictions. These factors combine to make adequate simulation and "right the first time" manufacture difficult.

A related scaling rule is Edholm's law. In 2004, Phil Edholm observed that the bandwidth of telecommunication networks (including the Internet) is doubling every 18 months.[211] Over the course of several decades, the bandwidths of communication networks has risen from bits per second to terabits per second. The rapid rise in telecommunication bandwidth is largely due to the same MOSFET scaling that enables Moore's law, as telecommunication networks are built from MOSFETs.[180]

Timeline

PMOS and NMOS

MOSFET (PMOS and NMOS) demonstrations
Date Channel length Oxide thickness[212] MOSFET logic Researcher(s) Organization Ref
June 1960 20,000 nm 100 nm PMOS Mohamed M. Atalla, Dawon Kahng Bell Telephone Laboratories [213][214]
NMOS
10,000 nm 100 nm PMOS Mohamed M. Atalla, Dawon Kahng Bell Telephone Laboratories [215]
NMOS
May 1965 8,000 nm 150 nm NMOS Chih-Tang Sah, Otto Leistiko, A.S. Grove Fairchild Semiconductor [216]
5,000 nm 170 nm PMOS
December 1972 1,000 nm ? PMOS Robert H. Dennard, Fritz H. Gaensslen, Hwa-Nien Yu IBM T.J. Watson Research Center [217][218][219]
1973 7,500 nm ? NMOS Sohichi Suzuki NEC [220][221]
6,000 nm ? PMOS ? Toshiba [222][223]
October 1974 1,000 nm 35 nm NMOS Robert H. Dennard, Fritz H. Gaensslen, Hwa-Nien Yu IBM T.J. Watson Research Center [224]
500 nm
September 1975 1,500 nm 20 nm NMOS Ryoichi Hori, Hiroo Masuda, Osamu Minato Hitachi [218][225]
March 1976 3,000 nm ? NMOS ? Intel [226]
April 1979 1,000 nm 25 nm NMOS William R. Hunter, L. M. Ephrath, Alice Cramer IBM T.J. Watson Research Center [227]
December 1984 100 nm 5 nm NMOS Toshio Kobayashi, Seiji Horiguchi, K. Kiuchi Nippon Telegraph and Telephone [228]
December 1985 150 nm 2.5 nm NMOS Toshio Kobayashi, Seiji Horiguchi, M. Miyake, M. Oda Nippon Telegraph and Telephone [229]
75 nm ? NMOS Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis MIT [230]
January 1986 60 nm ? NMOS Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis MIT [231]
June 1987 200 nm 3.5 nm PMOS Toshio Kobayashi, M. Miyake, K. Deguchi Nippon Telegraph and Telephone [232]
December 1993 40 nm ? NMOS Mizuki Ono, Masanobu Saito, Takashi Yoshitomi Toshiba [233]
September 1996 16 nm ? PMOS Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba NEC [234]
June 1998 50 nm 1.3 nm NMOS Khaled Z. Ahmed, Effiong E. Ibok, Miryeong Song Advanced Micro Devices (AMD) [235][236]
December 2002 6 nm ? PMOS Bruce Doris, Omer Dokumaci, Meikei Ieong IBM [237][238][239]
December 2003 3 nm ? PMOS Hitoshi Wakabayashi, Shigeharu Yamagami NEC [240][238]
? NMOS

CMOS (single-gate)

Complementary MOSFET (CMOS) demonstrations (single-gate)
Date Channel length Oxide thickness[212] Researcher(s) Organization Ref
February 1963 ? ? Chih-Tang Sah, Frank Wanlass Fairchild Semiconductor [241][242]
1968 20,000 nm 100 nm ? RCA Laboratories [243]
1970 10,000 nm 100 nm ? RCA Laboratories [243]
December 1976 2,000 nm ? A. Aitken, R.G. Poulsen, A.T.P. MacArthur, J.J. White Mitel Semiconductor [244]
February 1978 3,000 nm ? Toshiaki Masuhara, Osamu Minato, Toshio Sasaki, Yoshio Sakai Hitachi Central Research Laboratory [245][246][247]
February 1983 1,200 nm 25 nm R.J.C. Chwang, M. Choi, D. Creek, S. Stern, P.H. Pelley Intel [248][249]
900 nm 15 nm Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima Nippon Telegraph and Telephone (NTT) [248][250]
December 1983 1,000 nm 22.5 nm G.J. Hu, Yuan Taur, Robert H. Dennard, Chung-Yu Ting IBM T.J. Watson Research Center [251]
February 1987 800 nm 17 nm T. Sumi, Tsuneo Taniguchi, Mikio Kishimoto, Hiroshige Hirano Matsushita [248][252]
700 nm 12 nm Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima Nippon Telegraph and Telephone (NTT) [248][253]
September 1987 500 nm 12.5 nm Hussein I. Hanafi, Robert H. Dennard, Yuan Taur, Nadim F. Haddad IBM T.J. Watson Research Center [254]
December 1987 250 nm ? Naoki Kasai, Nobuhiro Endo, Hiroshi Kitajima NEC [255]
February 1988 400 nm 10 nm M. Inoue, H. Kotani, T. Yamada, Hiroyuki Yamauchi Matsushita [248][256]
December 1990 100 nm ? Ghavam G. Shahidi, Bijan Davari, Yuan Taur, James D. Warnock IBM T.J. Watson Research Center [257]
1993 350 nm ? ? Sony [258]
1996 150 nm ? ? Mitsubishi Electric
1998 180 nm ? ? TSMC [259]
December 2003 5 nm ? Hitoshi Wakabayashi, Shigeharu Yamagami, Nobuyuki Ikezawa NEC [240][260]

Multi-gate MOSFET (MuGFET)

Multi-gate MOSFET (MuGFET) demonstrations
Date Channel length MuGFET type Researcher(s) Organization Ref
August 1984 ? DGMOS Toshihiro Sekigawa, Yutaka Hayashi Electrotechnical Laboratory (ETL) [261]
1987 2,000 nm DGMOS Toshihiro Sekigawa Electrotechnical Laboratory (ETL) [262]
December 1988 250 nm DGMOS Bijan Davari, Wen-Hsing Chang, Matthew R. Wordeman, C.S. Oh IBM T.J. Watson Research Center [263][264]
180 nm
? GAAFET Fujio Masuoka, Hiroshi Takato, Kazumasa Sunouchi, N. Okabe Toshiba [265][266][267]
December 1989 200 nm FinFET Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto, Eiji Takeda Hitachi Central Research Laboratory [268][269][270]
December 1998 17 nm FinFET Digh Hisamoto, Chenming Hu, Tsu-Jae King Liu, Jeffrey Bokor University of California (Berkeley) [271][272]
2001 15 nm FinFET Chenming Hu, Yang‐Kyu Choi, Nick Lindert, Tsu-Jae King Liu University of California (Berkeley) [271][273]
December 2002 10 nm FinFET Shibly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor University of California (Berkeley) [271][274]
June 2006 3 nm GAAFET Hyunjin Lee, Yang-kyu Choi, Lee-Eun Yu, Seong-Wan Ryu KAIST [275][276]

Other types of MOSFET

MOSFET demonstrations (other types)
Date Channel
length
(nm)
Oxide
thickness
(nm)
[212]
MOSFET
type
Researcher(s) Organization Ref
October 1962 ? ? TFT Paul K. Weimer RCA Laboratories [277][278]
1965 ? ? GaAs H. Becke, R. Hall, J. White RCA Laboratories [279]
October 1966 100,000 100 TFT T.P. Brody, H.E. Kunig Westinghouse Electric [280][281]
August 1967 ? ? FGMOS Dawon Kahng, Simon Min Sze Bell Telephone Laboratories [282]
October 1967 ? ? MNOS H.A. Richard Wegener, A.J. Lincoln, H.C. Pao Sperry Corporation [283]
July 1968 ? ? BiMOS Hung-Chang Lin, Ramachandra R. Iyer Westinghouse Electric [284][285]
October 1968 ? ? BiCMOS Hung-Chang Lin, Ramachandra R. Iyer, C.T. Ho Westinghouse Electric [286][285]
1969 ? ? VMOS ? Hitachi [287][288]
September 1969 ? ? DMOS Y. Tarui, Y. Hayashi, Toshihiro Sekigawa Electrotechnical Laboratory (ETL) [289][290]
October 1970 ? ? ISFET Piet Bergveld University of Twente [291][292]
October 1970 1000 ? DMOS Y. Tarui, Y. Hayashi, Toshihiro Sekigawa Electrotechnical Laboratory (ETL) [293]
1977 ? ? VDMOS John Louis Moll HP Labs [287]
? ? LDMOS ? Hitachi [294]
July 1979 ? ? IGBT Bantval Jayant Baliga, Margaret Lazeri General Electric [295]
December 1984 2000 ? BiCMOS H. Higuchi, Goro Kitsukawa, Takahide Ikeda, Y. Nishio Hitachi [296]
May 1985 300 ? ? K. Deguchi, Kazuhiko Komatsu, M. Miyake, H. Namatsu Nippon Telegraph and Telephone [297]
February 1985 1000 ? BiCMOS H. Momose, Hideki Shibata, S. Saitoh, Jun-ichi Miyamoto Toshiba [298]
November 1986 90 8.3 ? Han-Sheng Lee, L.C. Puzio General Motors [299]
December 1986 60 ? ? Ghavam G. Shahidi, Dimitri A. Antoniadis, Henry I. Smith MIT [300][231]
May 1987 ? 10 ? Bijan Davari, Chung-Yu Ting, Kie Y. Ahn, S. Basavaiah IBM T.J. Watson Research Center [301]
December 1987 800 ? BiCMOS Robert H. Havemann, R. E. Eklund, Hiep V. Tran Texas Instruments [302]
June 1997 30 ? EJ-MOSFET Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba NEC [303]
1998 32 ? ? ? NEC [238]
1999 8 ? ? ?
April 2000 8 ? EJ-MOSFET Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba NEC [304]

See also

References

  1. ^ أ ب ت "Who Invented the Transistor?". Computer History Museum. 4 December 2013. Retrieved 20 July 2019.
  2. ^ Laws, David (April 2, 2018). "13 Sextillion & Counting: The Long & Winding Road to the Most Frequently Manufactured Human Artifact in History". Computer History Museum. Retrieved May 5, 2020.
  3. ^ أ ب ت Ashley, Kenneth L. (2002). Analog Electronics with LabVIEW. Prentice Hall Professional. p. 10. ISBN 978-0130470652. A recent textbook on the subject of analog integrated circuits (Jorns and Martin, 1997) takes the approach that such circuits are now totally dominated by MOSFETs but includes some BJT applications. (...) The MOSFET has gradually taken over as the most important transistor, with increased emphasis on integrated circuits and improved speeds.
  4. ^ أ ب ت ث "Power MOSFET Basics" (PDF). Alpha & Omega Semiconductor. Retrieved 29 July 2019. Power MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) are the most commonly used power devices due to their low gate drive power, fast switching speed and superior paralleling capability.
  5. ^ Bakshi, U. A.; Godse, A. P. (2007). "§8.2 The depletion mode MOSFET". Electronic Circuits. Technical Publications. p. 812. ISBN 978-81-8431-284-3.
  6. ^ Lilienfeld, Julius Edgar (1926-10-08) "Method and apparatus for controlling electric currents" قالب:US Patent
  7. ^ أ ب ت Deal, Bruce E. (1998). "Highlights Of Silicon Thermal Oxidation Technology". Silicon materials science and technology. The Electrochemical Society. p. 183. ISBN 978-1566771931.
  8. ^ أ ب ت ث "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine: A Timeline of Semiconductors in Computers. Computer History Museum. Retrieved August 31, 2019.
  9. ^ أ ب ت ث Moskowitz, Sanford L. (2016). Advanced Materials Innovation: Managing Global Technology in the 21st century. John Wiley & Sons. pp. 165–67. ISBN 978-0470508923.
  10. ^ أ ب ت ث "The Foundation of Today's Digital World: The Triumph of the MOS Transistor". Computer History Museum. 13 July 2010. Archived from the original on 2021-10-29. Retrieved 21 July 2019.
  11. ^ Makers of the Microchip: A Documentary History of Fairchild Semiconductor. 2010. p. 62–63. ISBN 978-0262014243. {{cite book}}: Cite uses deprecated parameter |authors= (help)
  12. ^ Claeys, Cor L. (2003). ULSI Process Integration III: Proceedings of the International Symposium. The Electrochemical Society. p. 27–30. ISBN 978-1566773768.
  13. ^ أ ب ت ث ج "Dawon Kahng". National Inventors Hall of Fame. Retrieved 27 June 2019.
  14. ^ أ ب ت ث "Martin (John) M. Atalla". National Inventors Hall of Fame. 2009. Retrieved 21 June 2013.
  15. ^ أ ب ت Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–23. ISBN 978-3540342588.
  16. ^ Huff, Howard (2005). High Dielectric Constant Materials: VLSI MOSFET Applications. Springer Science & Business Media. p. 34. ISBN 978-3540210818.
  17. ^ أ ب Sah, Chih-Tang (October 1988). "Evolution of the MOS transistor-from conception to VLSI" (PDF). Proceedings of the IEEE. 76 (10): 1280–1326 [1290]. Bibcode:1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219. Those of us active in silicon material and device research during 1956 – 1960 considered this successful effort by the Bell Labs group led by Atalla to stabilize the silicon surface the most important and significant technology advance, which blazed the trail that led to silicon integrated circuit technology developments in the second phase and volume production in the third phase.
  18. ^ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 110. ISBN 978-0801886393.
  19. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 322. ISBN 978-3540342588.
  20. ^ Peter Robin Morris (1990). A History of the World Semiconductor Industry. p. 43. ISBN 9780863412271.
  21. ^ أ ب Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 22. ISBN 978-0801886393.
  22. ^ U.S. Patent 3٬206٬670  (1960)
  23. ^ U.S. Patent 3٬102٬230  (1960)
  24. ^ "1948 – Conception of the Junction Transistor". The Silicon Engine: A Timeline of Semiconductors in Computers. Computer History Museum. 2007. Archived from the original on 2012-04-19. Retrieved 2007-11-02.
  25. ^ U.S. Patent 2٬953٬486 
  26. ^ Atalla, M.; Kahng, D. (June 1960). "Silicon – silicon dioxide field induced surface devices". IRE-AIEE Solid State Device Research Conference. Carnegie Mellon University Press.
  27. ^ "Oral-History: Goldey, Hittinger and Tanenbaum". Institute of Electrical and Electronics Engineers. 25 September 2008. Retrieved 22 August 2019.
  28. ^ Moskowitz, Sanford L. (2016). Advanced Materials Innovation: Managing Global Technology in the 21st century. John Wiley & Sons. p. 165 & 181. ISBN 978-0470508923. Despite its success, the planar junction transistor had its own problems with which to contend. Most importantly, it was a fairly bulky device and difficult to manufacture on a mass production basis, which limited it to a number of specialized applications. Scientists and engineers believed that only a field effect transistor (FET), the type that Shockley first conceived of in the late 1940s but never could get to work properly, held out the hope of a compact, truly mass produced transistor that could be miniaturized for a wide range of uses. (...) A major step in this direction was the invention of the "MOS" process. (...) But Moore particularly believed that the future of mass-produced, low-cost, and high-capacity semiconductor memories was in MOS integrated chips, that is, integrated circuits composed of MOS transistors. Here he thought Intel could really make its mark on a truly breakthrough innovation.
  29. ^ أ ب Bassett, Ross Knox (2002). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. pp. 53–54. ISBN 978-0-8018-6809-2.
  30. ^ أ ب Butrica, Andrew J. (2015). "Chapter 3: NASA's Role in the Manufacture of Integrated Circuits" (PDF). In Dick, Steven J. (ed.). Historical Studies in the Societal Impact of Spaceflight. NASA. pp. 149-250 (239-42). ISBN 978-1-62683-027-1.
  31. ^ Electronics: The Life Story of a Technology. 2007. p. 84. {{cite book}}: Cite uses deprecated parameter |authors= (help)
  32. ^ أ ب "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved 6 July 2019.
  33. ^ {{{1}}} patent {{{2}}}
  34. ^ Harrison, Linden T. (2005). Current Sources and Voltage References: A Design Reference for Electronics Engineers. Elsevier. p. 185. ISBN 978-0-08-045555-6.
  35. ^ أ ب "1968: Silicon Gate Technology Developed for ICs". Computer History Museum. Retrieved 22 July 2019.
  36. ^ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 3. ISBN 978-0801886393.
  37. ^ Claeys, Cor L. (2003). ULSI Process Integration III: Proceedings of the International Symposium. The Electrochemical Society. p. 46. ISBN 978-1566773768.
  38. ^ Arns, R. G. (October 1998). "The other transistor: early history of the metal–oxide–semiconductor field-effect transistor". Engineering Science and Education Journal. 7 (5): 233–40. doi:10.1049/esej:19980509.
  39. ^ Chan, Yi-Jen (1992). Studies of InAIAs/InGaAs and GaInP/GaAs heterostructure FET's for high speed applications. University of Michigan. p. 1. The Si MOSFET has revolutionized the electronics industry and as a result impacts our daily lives in almost every conceivable way.
  40. ^ Kubozono, Yoshihiro; He, Xuexia; Hamao, Shino; Uesugi, Eri; Shimo, Yuma; Mikami, Takahiro; Goto, Hidenori; Kambe, Takashi (2015). "Application of Organic Semiconductors toward Transistors". Nanodevices for Photonics and Electronics: Advances and Applications. CRC Press. p. 355. ISBN 978-9814613750.
  41. ^ Malmstadt, Howard V.; Enke, Christie G.; Crouch, Stanley R. (1994). Making the Right Connections: Microcomputers and Electronic Instrumentation. American Chemical Society. p. 389. ISBN 978-0841228610. The relative simplicity and low power requirements of MOSFETs have fostered today's microcomputer revolution.
  42. ^ أ ب McCluskey, Matthew D.; Haller, Eugene E. (2012). Dopants and Defects in Semiconductors. CRC Press. p. 3. ISBN 978-1439831533.
  43. ^ Daniels, Lee A. (28 May 1992). "Dr. Dawon Kahng, 61, Inventor In Field of Solid-State Electronics". The New York Times. Retrieved 1 April 2017.
  44. ^ Golio, Mike; Golio, Janet (2018). RF and Microwave Passive and Active Technologies. CRC Press. pp. 18–12. ISBN 978-1420006728.
  45. ^ أ ب ت Colinge, Jean-Pierre; Greer, James C. (2016). Nanowire Transistors: Physics of Devices and Materials in One Dimension. Cambridge University Press. p. 2. ISBN 978-1107052406.
  46. ^ Lamba, V.; Engles, D.; Malik, S. S.; Verma, M. (2009). "Quantum transport in silicon double-gate MOSFET". 2009 2nd International Workshop on Electron Devices and Semiconductor Technology: 1–4. doi:10.1109/EDST.2009.5166116. ISBN 978-1-4244-3831-0. S2CID 10377971.
  47. ^ أ ب Sridharan, K.; Pudi, Vikramkumar (2015). Design of Arithmetic Circuits in Quantum Dot Cellular Automata Nanotechnology. Springer. p. 1. ISBN 978-3319166889.
  48. ^ أ ب Motoyoshi, M. (2009). "Through-Silicon Via (TSV)" (PDF). Proceedings of the IEEE. 97 (1): 43–48. doi:10.1109/JPROC.2008.2007462. ISSN 0018-9219. S2CID 29105721. Archived from the original (PDF) on 2019-07-19.
  49. ^ Lécuyer, Christophe (2006). Making Silicon Valley: Innovation and the Growth of High Tech, 1930-1970. Chemical Heritage Foundation. p. 273. ISBN 9780262122818.
  50. ^ أ ب ت Sze, Simon Min. "Metal–oxide–semiconductor field-effect transistors". Encyclopedia Britannica. Retrieved 21 July 2019.
  51. ^ أ ب "Transistors Keep Moore's Law Alive". EETimes. 12 December 2018. Retrieved 18 July 2019.
  52. ^ أ ب Bapat, Y. N. (1992). Electronic Circuits and Systems : Analog and Digital,1e. Tata McGraw-Hill Education. p. 119. ISBN 978-0-07-460040-5.
  53. ^ أ ب ت ث "Applying MOSFETs to Today's Power-Switching Designs". Electronic Design. 23 May 2016. Retrieved 10 August 2019.
  54. ^ B. SOMANATHAN NAIR (2002). Digital electronics and logic design. PHI Learning Pvt. Ltd. p. 289. ISBN 9788120319561. Digital signals are fixed-width pulses, which occupy only one of two levels of amplitude.
  55. ^ Joseph Migga Kizza (2005). Computer Network Security. Springer Science & Business Media. ISBN 978-0387204734.
  56. ^ أ ب ت "Tortoise of Transistors Wins the Race – CHM Revolution". Computer History Museum. Retrieved 22 July 2019.
  57. ^ 2000 Solved Problems in Digital Electronics. Tata McGraw-Hill Education. 2005. p. 151. ISBN 978-0-07-058831-8.
  58. ^ Frank, D. J.; Dennard, R. H.; Nowak, E.; Solomon, P. M.; Taur, Y. (2001). "Device scaling limits of Si MOSFETs and their application dependencies". Proceedings of the IEEE. 89 (3): 259–88. doi:10.1109/5.915374. ISSN 0018-9219.
  59. ^ Klimecky, Pete Ivan (2002). Plasma density control for reactive ion etch variation reduction in industrial microelectronics. University of Michigan. p. 2. ISBN 9780493885735. Arguably the most important device breakthrough for the computing industry, however, occurred in 1960 when Kahng and Atalla proposed and fabricated the first metal–oxide–semiconductor field-effect-transistor, or MOSFET, using a thermally oxidized silicon structure.
  60. ^ Deal, Bruce E. (1988). "The Thermal Oxidation of Silicon and Other Semiconductor Materials" (PDF). Semiconductor Materials and Process Technology Handbook: For Very Large Scale Integration (VLSI) and Ultra Large Scale Integration (ULSI). Noyes Publications. p. 46. ISBN 978-0815511502.
  61. ^ Thompson, S. E.; Chau, R. S.; Ghani, T.; Mistry, K.; Tyagi, S.; Bohr, M. T. (2005). "In search of "Forever," continued transistor scaling one new material at a time". IEEE Transactions on Semiconductor Manufacturing. 18 (1): 26–36. doi:10.1109/TSM.2004.841816. ISSN 0894-6507. S2CID 25283342. In the field of electronics, the planar Si metal–oxide–semiconductor field-effect transistor (MOSFET) is perhaps the most important invention.
  62. ^ Wong, Kit Po (2009). Electrical Engineering – Volume II. EOLSS Publications. p. 7. ISBN 978-1905839780.
  63. ^ Raymer, Michael G. (2009). The Silicon Web: Physics for the Internet Age. CRC Press. p. 365. ISBN 978-1439803127.
  64. ^ Feldman, Leonard C. (2001). "Introduction". Fundamental Aspects of Silicon Oxidation. Springer Science & Business Media. pp. 1–11. ISBN 978-3540416821.
  65. ^ Dabrowski, Jarek; Müssig, Hans-Joachim (2000). "1.2. The Silicon Age". Silicon Surfaces and Formation of Interfaces: Basic Science in the Industrial World. World Scientific. pp. 3–13. ISBN 978-9810232863.
  66. ^ أ ب ت ث "Remarks by Director Iancu at the 2019 International Intellectual Property Conference". United States Patent and Trademark Office. June 10, 2019. Archived from the original on 17 December 2019. Retrieved 20 July 2019.
  67. ^ Fossum, Jerry G.; Trivedi, Vishal P. (2013). Fundamentals of Ultra-Thin-Body MOSFETs and FinFETs. Cambridge University Press. p. vii. ISBN 978-1107434493.
  68. ^ Chen, Wai Kai (2004). The Electrical Engineering Handbook. Elsevier. p. 109. ISBN 978-0080477480.
  69. ^ Franco, Jacopo; Kaczer, Ben; Groeseneken, Guido (2013). Reliability of High Mobility SiGe Channel MOSFETs for Future CMOS Applications. Springer Science & Business Media. pp. 1–2. ISBN 978-9400776630.
  70. ^ Cressler, John D.; Mantooth, H. Alan (2017). Extreme Environment Electronics. CRC Press. p. 959. ISBN 978-1-351-83280-9. While the bipolar junction transistor was the first transistor device to take hold in the integrated circuit world, there is no question that the advent of MOSFETs, an acronym for metal-oxide-semiconductor field-effect transistor, is what truly revolutionized the world in the so-called information age. The density with which these devices can be made has allowed entire computers to exist on a few small chips rather than filling a room.
  71. ^ أ ب "13 Sextillion & Counting: The Long & Winding Road to the Most Frequently Manufactured Human Artifact in History". Computer History Museum. April 2, 2018. Retrieved 28 July 2019.
  72. ^ أ ب Baker, R. Jacob (2011). CMOS: Circuit Design, Layout, and Simulation. John Wiley & Sons. p. 7. ISBN 978-1118038239.
  73. ^ Maloberti, Franco; Davies, Anthony C. (2016). "History of Electronic Devices" (PDF). A Short History of Circuits and Systems: From Green, Mobile, Pervasive Networking to Big Data Computing. IEEE Circuits and Systems Society. pp. 59-70 (65-6). ISBN 978-8793609860.
  74. ^ Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanometer CMOS. Pan Stanford Publishing. p. 5. ISBN 978-9814241083.
  75. ^ Ye, Peide; Ernst, Thomas; Khare, Mukesh V. (30 July 2019). "The Nanosheet Transistor Is the Next (and Maybe Last) Step in Moore's Law". IEEE Spectrum. doi:10.1109/MSPEC.2019.8784120. S2CID 199439071. Retrieved 6 November 2019.
  76. ^ Lindley, David (15 May 2015). "Focus: Landmarks – Accidental Discovery Leads to Calibration Standard". Physics. 8. doi:10.1103/Physics.8.46.
  77. ^ أ ب ت ث Williams, J. B. (2017). The Electronics Revolution: Inventing the Future. Springer. pp. 245, 249–50. ISBN 978-3319490885.
  78. ^ Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. p. 2. ISBN 978-1441915474.
  79. ^ أ ب "Advanced information on the Nobel Prize in Physics 2000" (PDF). Nobel Prize. June 2018. Retrieved 17 August 2019.
  80. ^ "Milestones:List of IEEE Milestones". Institute of Electrical and Electronics Engineers. Retrieved 25 July 2019.
  81. ^ "Intel 45nm Hi-k Silicon Technology". Archived from the original on October 6, 2009.
  82. ^ "memory components data book" (PDF). memory components data book. Intel. p. 2–1. Archived from the original (PDF) on 4 March 2016. Retrieved 30 August 2015.
  83. ^ "Using a MOSFET as a Switch". 090507 brunningsoftware.co.uk
  84. ^ Shichman, H. & Hodges, D. A. (1968). "Modeling and simulation of insulated-gate field-effect transistor switching circuits". IEEE Journal of Solid-State Circuits. SC-3 (3): 285–89. Bibcode:1968IJSSC...3..285S. doi:10.1109/JSSC.1968.1049902.
  85. ^ For example, see Cheng, Yuhua; Hu, Chenming (1999). MOSFET modeling & BSIM3 user's guide. Springer. ISBN 978-0-7923-8575-2.. The most recent version of the BSIM model is described in V., Sriramkumar; Paydavosi, Navid; Lu, Darsen; Lin, Chung-Hsun; Dunga, Mohan; Yao, Shijing; Morshed, Tanvir; Niknejad, Ali & Hu, Chenming (2012). "BSIM-CMG 106.1.0beta Multi-Gate MOSFET Compact Model" (PDF). Department of EE and CS, UC Berkeley. Archived from the original (PDF) on 2014-07-27. Retrieved 2012-04-01.
  86. ^ Gray, P. R.; Hurst, P. J.; Lewis, S. H. & Meyer, R. G. (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. pp. 66–67. ISBN 978-0471321682.
  87. ^ van der Meer, P. R.; van Staveren, A.; van Roermund, A. H. M. (2004). Low-Power Deep Sub-Micron CMOS Logic: Subthreshold Current Reduction. Dordrecht: Springer. p. 78. ISBN 978-1-4020-2848-9.
  88. ^ Degnan, Brian. "Wikipedia fails subvt".
  89. ^ Mead, Carver (1989). Analog VLSI and Neural Systems. Reading, MA: Addison-Wesley. p. 370. ISBN 9780201059922.
  90. ^ Smith, Leslie S.; Hamilton, Alister (1998). Neuromorphic Systems: Engineering Silicon from Neurobiology. World Scientific. pp. 52–56. ISBN 978-981-02-3377-8.
  91. ^ Kumar, Satish (2004). Neural Networks: A Classroom Approach. Tata McGraw-Hill. p. 688. ISBN 978-0-07-048292-0.
  92. ^ Glesner, Manfred; Zipf, Peter; Renovell, Michel (2002). Field-programmable Logic and Applications: 12th International Conference. Dordrecht: Springer. p. 425. ISBN 978-3-540-44108-3.
  93. ^ Vittoz, Eric A. (1996). "The Fundamentals of Analog Micropower Design". In Toumazou, Chris; Battersby, Nicholas C.; Porta, Sonia (eds.). Circuits and systems tutorials. John Wiley and Sons. pp. 365–72. ISBN 978-0-7803-1170-1.
  94. ^ Shukla, Sandeep K.; Bahar, R. Iris (2004). Nano, Quantum and Molecular Computing. Springer. p. 10 and Fig. 1.4, p. 11. ISBN 978-1-4020-8067-8.
  95. ^ Srivastava, Ashish; Sylvester, Dennis; Blaauw, David (2005). Statistical Analysis and Optimization For VLSI: Timing and Power. Springer. p. 135. ISBN 978-0-387-25738-9.
  96. ^ Galup-Montoro, C. & M.C., Schneider (2007). MOSFET modeling for circuit analysis and design. London/Singapore: World Scientific. p. 83. ISBN 978-981-256-810-6.
  97. ^ Malik, Norbert R. (1995). Electronic circuits: analysis, simulation, and design. Englewood Cliffs, NJ: Prentice Hall. pp. 315–16. ISBN 978-0-02-374910-0.
  98. ^ Gray, P. R.; Hurst, P. J.; Lewis, S. H.; Meyer, R. G. (2001). §1.5.2 p. 45. ISBN 978-0-471-32168-2.
  99. ^ Sedra, A. S. & Smith, K. C. (2004). Microelectronic circuits (Fifth ed.). New York: Oxford. p. 552. ISBN 978-0-19-514251-8.
  100. ^ Sedra, A. S. & Smith, K.C. (2004). p. 250, Eq. 4.14. ISBN 978-0-19-514251-8.
  101. ^ "Body effect". Equars.com. Archived from the original on 2014-11-10. Retrieved 2012-06-02.
  102. ^ "Electronic Circuit Symbols". circuitstoday.com. 9 November 2011. Archived from the original on 13 October 2014.
  103. ^ IEEE Std 315-1975 – Graphic Symbols for Electrical and Electronics Diagrams (Including Reference Designation Letters) 
  104. ^ Jaeger, Richard C.; Blalock, Travis N. "Figure 4.15 IEEE Standard MOS transistor circuit symbols" (PDF). Microelectronic Circuit Design.
  105. ^ Voinigescu, Sorin (2013). High-Frequency Integrated Circuits. Cambridge University Press. p. 164. ISBN 978-0521873024.
  106. ^ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 4. ISBN 0-471-33372-7.
  107. ^ أ ب ت "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Archived from the original (PDF) on 5 July 2019. Retrieved 5 July 2019.
  108. ^ "Computer History Museum – The Silicon Engine | 1963 – Complementary MOS Circuit Configuration is Invented". Computerhistory.org. Retrieved 2012-06-02.
  109. ^ Higgins, Richard J. (1983). Electronics with digital and analog integrated circuits. Prentice-Hall. p. 101. ISBN 978-0132507042. The dominant difference is power: CMOS gates can consume about 100,000 times less power than their TTL equivalents!
  110. ^ "Depletion Mode". Techweb. Techweb. 29 January 2010. Retrieved 27 November 2010.
  111. ^ "MIS". Semiconductor Glossary.
  112. ^ Hadziioannou, Georges; Malliaras, George G. (2007). Semiconducting polymers: chemistry, physics and engineering. Wiley-VCH. ISBN 978-3-527-31271-9.
  113. ^ أ ب Jones, William (1997). Organic Molecular Solids: Properties and Applications. CRC Press. ISBN 978-0-8493-9428-7.
  114. ^ Xu, Wentao; Guo, Chang; Rhee, Shi-Woo (2013). "High performance organic field-effect transistors using cyanoethyl pullulan (CEP) high-k polymer cross-linked with trimethylolpropane triglycidyl ether (TTE) at low temperatures". Journal of Materials Chemistry C. 1 (25): 3955. doi:10.1039/C3TC30134F.
  115. ^ D. Kahng and S. M. Sze, "A floating-gate and its application to memory devices", The Bell System Technical Journal, vol. 46, no. 4, 1967, pp. 1288–95
  116. ^ Baliga, B. Jayant (1996). Power Semiconductor Devices. Boston: PWS publishing Company. ISBN 978-0-534-94098-0.
  117. ^ "Power MOSFET Basics: Understanding MOSFET Characteristics Associated With The Figure of Merit". element14. Archived from the original on 5 April 2015. Retrieved 27 November 2010.
  118. ^ "Power MOSFET Basics: Understanding Gate Charge and Using It To Assess Switching Performance". element14. Archived from the original on 30 June 2014. Retrieved 27 November 2010.
  119. ^ Irwin, J. David (1997). The Industrial Electronics Handbook. CRC Press. p. 218. ISBN 978-0849383434.
  120. ^ Hu, Chenming (February 13, 2009). "MOS Capacitor" (PDF). UC Berkeley. Archived from the original (PDF) on 2016-06-15. Retrieved 6 October 2019.
  121. ^ Sze, Simon Min; Lee, Ming-Kwei (May 2012). "MOS Capacitor and MOSFET". Semiconductor Devices: Physics and Technology. John Wiley & Sons. ISBN 978-0470537947. Retrieved 6 October 2019.
  122. ^ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 214. ISBN 0-471-33372-7.
  123. ^ Kimizuka, Noboru; Yamazaki, Shunpei (2016). Physics and Technology of Crystalline Oxide Semiconductor CAAC-IGZO: Fundamentals. John Wiley & Sons. p. 217. ISBN 978-1119247401.
  124. ^ Weimer, Paul K. (1962). "The TFT A New Thin-Film Transistor". Proceedings of the IRE. 50 (6): 1462–69. doi:10.1109/JRPROC.1962.288190. ISSN 0096-8390. S2CID 51650159.
  125. ^ Kawamoto, H. (2012). "The Inventors of TFT Active-Matrix LCD Receive the 2011 IEEE Nishizawa Medal". Journal of Display Technology. 8 (1): 3–4. Bibcode:2012JDisT...8....3K. doi:10.1109/JDT.2011.2177740. ISSN 1551-319X.
  126. ^ Castellano, Joseph A. (2005). Liquid Gold: The Story of Liquid Crystal Displays and the Creation of an Industry. World Scientific. pp. 176–77. ISBN 978-9812389565.
  127. ^ Alvarez, Antonio R. (1990). "Introduction To BiCMOS". BiCMOS Technology and Applications. Springer Science & Business Media. pp. 1-20 (2). doi:10.1007/978-1-4757-2029-7_1. ISBN 978-0792393849.
  128. ^ "IGBT Definition". PC Magazine Encyclopedia. PC Magazine. Retrieved 17 August 2019.
  129. ^ أ ب ت ث ج ح Bergveld, Piet (October 1985). "The impact of MOSFET-based sensors" (PDF). Sensors and Actuators. 8 (2): 109–27. Bibcode:1985SeAc....8..109B. doi:10.1016/0250-6874(85)87009-8. ISSN 0250-6874.
  130. ^ Chris Toumazou; Pantelis Georgiou (December 2011). "40 years of ISFET technology:From neuronal sensing to DNA sequencing". Electronics Letters. Retrieved 13 May 2016.
  131. ^ أ ب ت Schöning, Michael J.; Poghossian, Arshak (10 September 2002). "Recent advances in biologically sensitive field-effect transistors (BioFETs)" (PDF). Analyst. 127 (9): 1137–51. Bibcode:2002Ana...127.1137S. doi:10.1039/B204444G. ISSN 1364-5528. PMID 12375833.
  132. ^ Zeitzoff, P. M.; Hutchby, J. A.; Huff, H. R. (2002). "Figure 12: Simplified cross section of FinFET double-gate MOSFET.". In Park, Yoon-Soo; Shur, Michael; Tang, William (eds.). Frontiers in electronics: future chips : proceedings of the 2002 Workshop on Frontiers in Electronics (WOFE-02), St Croix, Virgin Islands, US, 6–11 January 2002. World Scientific. p. 82. ISBN 978-981-238-222-1.
  133. ^ Lee, J.-H.; Lee, J.-W.; Jung, H.-A.-R.; Choi, B.-K. (2009). "Comparison of SOI FinFETs and bulk FinFETs: Figure 2". Silicon-on-Insulator Technology and Devices. The Electrochemical Society. p. 102. ISBN 978-1-56677-712-4.
  134. ^ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 978-0387717517.
  135. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (1 August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–28. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  136. ^ Masuoka, Fujio; Takato, H.; Sunouchi, K.; Okabe, N.; Nitayama, A.; Hieda, K.; Horiguchi, F. (December 1988). "High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs". Technical Digest., International Electron Devices Meeting: 222–25. doi:10.1109/IEDM.1988.32796. S2CID 114148274.
  137. ^ Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. p. 117. ISBN 978-1351831345.
  138. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  139. ^ "The Breakthrough Advantage for FPGAs with Tri-Gate Technology" (PDF). Intel. 2014. Archived from the original (PDF) on 17 October 2019. Retrieved 4 July 2019.
  140. ^ Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Retrieved 9 July 2019.
  141. ^ Datta, Kanak; Khosru, Quazi D. M. (2018). "III–V tri-gate quantum well MOSFET: Quantum ballistic simulation study for 10nm technology and beyond". Solid-State Electronics. 118: 66–77. arXiv:1802.09136. Bibcode:2016SSEle.118...66D. doi:10.1016/j.sse.2015.11.034. ISSN 0038-1101. S2CID 101934219.
  142. ^ Kulkarni, Jaydeep P.; Roy, Kaushik (2010). "Technology/Circuit Co-Design for III-V FETs". In Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 423–42. doi:10.1007/978-1-4419-1547-4_14. ISBN 978-1-4419-1547-4.
  143. ^ Lin, Jianqiang (2015). InGaAs Quantum-Well MOSFETs for logic applications (Thesis). Massachusetts Institute of Technology. hdl:1721.1/99777.
  144. ^ "WHAT'S NEWS: A review of the latest happenings in electronics", Radio-Electronics (Gernsback) 62 (5), May 1991, https://archive.org/stream/radio_electronics_1991-05/Radio_Electronics_May_1991_djvu.txt 
  145. ^ أ ب ت ث Colinge, Jean-Pierre; Colinge, C. A. (2005). Physics of Semiconductor Devices. Springer Science & Business Media. p. 165. ISBN 978-0387285238. Without the MOSFET there would be no computer industry, no digital telecommunication systems, no video games, no pocket calculators and no digital wristwatches.
  146. ^ Kuo, Yue (1 January 2013). "Thin Film Transistor Technology—Past, Present, and Future" (PDF). The Electrochemical Society Interface. 22 (1): 55–61. Bibcode:2013ECSIn..22a..55K. doi:10.1149/2.F06131if. ISSN 1064-8208.
  147. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 120, 321–23. ISBN 978-3540342588.
  148. ^ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 46. ISBN 978-0801886393.
  149. ^ "Computer History Museum – The Silicon Engine | 1955 – Photolithography Techniques Are Used to Make Silicon Devices". Computerhistory.org. Retrieved 2012-06-02.
  150. ^ "1964 – First Commercial MOS IC Introduced". Computer History Museum.
  151. ^ Kilby, J. S. (2007). "Miniaturized electronic circuits [US Patent No. 3,138, 743]". IEEE Solid-State Circuits Society Newsletter. 12 (2): 44–54. doi:10.1109/N-SSC.2007.4785580. ISSN 1098-4232.
  152. ^ أ ب Shirriff, Ken (30 August 2016). "The Surprising Story of the First Microprocessors". IEEE Spectrum. Institute of Electrical and Electronics Engineers. 53 (9): 48–54. doi:10.1109/MSPEC.2016.7551353. S2CID 32003640. Retrieved 13 October 2019.
  153. ^ أ ب Hittinger, William C. (1973). "Metal–Oxide–Semiconductor Technology". Scientific American. 229 (2): 48–59. Bibcode:1973SciAm.229b..48H. doi:10.1038/scientificamerican0873-48. ISSN 0036-8733. JSTOR 24923169.
  154. ^ أ ب Grant, Duncan Andrew; Gowar, John (1989). Power MOSFETS: theory and applications. Wiley. p. 1. ISBN 978-0471828679. The metal–oxide–semiconductor field-effect transistor (MOSFET) is the most commonly used active device in the very-large-scale integration of digital integrated circuits (VLSI). During the 1970s these components revolutionized electronic signal processing, control systems and computers.
  155. ^ Schwarz, A. F. (2014). Handbook of VLSI Chip Design and Expert Systems. Academic Press. p. 16. ISBN 978-1483258058.
  156. ^ "1971: Microprocessor Integrates CPU Function onto a Single Chip". The Silicon Engine. Computer History Museum. Retrieved 22 July 2019.
  157. ^ Cushman, Robert H. (20 September 1975). "2-1/2-generation μP's-$10 parts that perform like low-end mini's" (PDF). EDN. Archived from the original (PDF) on 24 April 2016. Retrieved 8 August 2013.
  158. ^ "Computer History Museum – Exhibits – Microprocessors". Computerhistory.org. Retrieved 2012-06-02.
  159. ^ O'Neill, A. (2008). "Asad Abidi Recognized for Work in RF-CMOS". IEEE Solid-State Circuits Society Newsletter. 13 (1): 57–58. doi:10.1109/N-SSC.2008.4785694. ISSN 1098-4232.
  160. ^ "Transistors – an overview". ScienceDirect. Retrieved 8 August 2019.
  161. ^ Solid State Design – Vol. 6. Horizon House. 1965.
  162. ^ أ ب "DRAM". IBM100. IBM. 9 August 2017. Retrieved 20 September 2019.
  163. ^ "Robert Dennard". Encyclopedia Britannica. Retrieved 8 July 2019.
  164. ^ "1970: MOS Dynamic RAM Competes with Magnetic Core Memory on Price". Computer History Museum. Retrieved 29 July 2019.
  165. ^ "People". The Silicon Engine. Computer History Museum. Retrieved 17 August 2019.
  166. ^ "1971: Reusable semiconductor ROM introduced". Computer History Museum. Retrieved 19 June 2019.
  167. ^ Bez, R.; Pirovano, A. (2019). Advances in Non-Volatile Memory and Storage Technology. Woodhead Publishing. ISBN 978-0081025857.
  168. ^ Cherry, Robert William (June 1973). A calculator option for the Tektronix 4010 computer graphics terminal. Compilation of Abstracts of Dissertations, Theses and Research Papers Submitted by Candidates for Degrees (Thesis). Naval Postgraduate School. hdl:10945/16514.
  169. ^ "Victor 3900". Vintage Calculators Web Museum. Retrieved 15 May 2020.
  170. ^ أ ب ت "Hand-held Calculators". Vintage Calculators Web Museum. Retrieved 22 July 2019.
  171. ^ Nigel Tout. "Sharp QT-8D "micro Compet"". Vintage Calculators Web Museum. Retrieved September 29, 2010.
  172. ^ "Design News". Design News. Cahners Publishing Company. 27 (1–8): 275. 1972. Today, under contracts with some 20 major companies, we're working on nearly 30 product programs – applications of MOS/LSI technology for automobiles, trucks, appliances, business machines, musical instruments, computer peripherals, cash registers, calculators, data transmission and telecommunication equipment.
  173. ^ أ ب ت Omura, Yasuhisa; Mallik, Abhijit; Matsuo, Naoto (2017). MOS Devices for Low-Voltage and Low-Energy Applications. John Wiley & Sons. p. 53. ISBN 978-1119107354.
  174. ^ Chen, Tom (1996). "Integrated Circuits". In Whitaker, Jerry C. (ed.). The Electronics Handbook. CRC Press. p. 644. ISBN 978-0-8493-8345-8.
  175. ^ Whiteley, Carol; McLaughlin, John Robert (2002). Technology, Entrepreneurs, and Silicon Valley. Institute for the History of Technology. ISBN 978-0964921719. These active electronic components, or power semiconductor products, from Siliconix are used to switch and convert power in a wide range of systems, from portable information appliances to the communications infrastructure that enables the Internet. The company's power MOSFETs – tiny solid-state switches, or metal oxide semiconductor field-effect transistors – and power integrated circuits are widely used in cell phones and notebook computers to manage battery power efficiently
  176. ^ Green, M. M. (November 2010). "An overview on wireline communication systems for high-speed broadband communication". Proceedings of Papers 5th European Conference on Circuits and Systems for Communications (ECCSC'10): 1–8. ISBN 978-1-61284-400-8.
  177. ^ Allstot, David J. (2016). "Switched Capacitor Filters" (PDF). In Maloberti, Franco; Davies, Anthony C. (eds.). A Short History of Circuits and Systems: From Green, Mobile, Pervasive Networking to Big Data Computing. IEEE Circuits and Systems Society. pp. 105–10. ISBN 978-8793609860.
  178. ^ أ ب ت Baliga, B. Jayant (2005). Silicon RF Power MOSFETS. World Scientific. ISBN 978-9812561213.
  179. ^ أ ب ت Asif, Saad (2018). 5G Mobile Communications: Concepts and Technologies. CRC Press. pp. 128–34. ISBN 978-0429881343.
  180. ^ أ ب Jindal, R. P. (2009). "From millibits to terabits per second and beyond – Over 60 years of innovation". 2009 2nd International Workshop on Electron Devices and Semiconductor Technology: 1–6. doi:10.1109/EDST.2009.5166093. ISBN 978-1-4244-3831-0. S2CID 25112828.
  181. ^ Albert, Keith J.; Lewis, Nathan S.; Schauer, Caroline L.; Sotzing, Gregory A.; Stitzel, Shannon E.; Vaid, Thomas P.; Walt, David R. (2000-07-01). "Cross-Reactive Chemical Sensor Arrays". Chemical Reviews. 100 (7): 2595–2626. doi:10.1021/cr980102w. ISSN 0009-2665. PMID 11749297.
  182. ^ Rai-Choudhury, P. (2000). MEMS and MOEMS Technology and Applications. SPIE Press. pp. ix, 3–4. ISBN 978-0819437167.
  183. ^ Nathanson HC, Wickstrom RA (1965). "A Resonant-Gate Silicon Surface Transistor with High-Q Band-Pass Properties". Appl. Phys. Lett. 7 (4): 84–86. Bibcode:1965ApPhL...7...84N. doi:10.1063/1.1754323.
  184. ^ Boyle, William S; Smith, George E. (1970). "Charge Coupled Semiconductor Devices". Bell Syst. Tech. J. 49 (4): 587–93. doi:10.1002/j.1538-7305.1970.tb01790.x.
  185. ^ Matsumoto, Kazuya; et al. (1985). "A new MOS phototransistor operating in a non-destructive readout mode". Japanese Journal of Applied Physics. 24 (5A): L323. Bibcode:1985JaJAP..24L.323M. doi:10.1143/JJAP.24.L323.
  186. ^ Eric R. Fossum (1993), "Active Pixel Sensors: Are CCD's Dinosaurs?" Proc. SPIE Vol. 1900, pp. 2–14, Charge-Coupled Devices and Solid State Optical Sensors III, Morley M. Blouke; Ed.
  187. ^ Lyon, Richard F. (2014). "The Optical Mouse: Early Biomimetic Embedded Vision". Advances in Embedded Computer Vision. Springer. pp. 3-22 (3). ISBN 978-3319093871.
  188. ^ Lyon, Richard F. (August 1981). "The Optical Mouse, and an Architectural Methodology for Smart Digital Sensors" (PDF). In H. T. Kung; Robert F. Sproull; Guy L. Steele (eds.). VLSI Systems and Computations. Computer Science Press. pp. 1–19. doi:10.1007/978-3-642-68402-9_1. ISBN 978-3-642-68404-3.
  189. ^ Brain, Marshall; Carmack, Carmen (24 April 2000). "How Computer Mice Work". HowStuffWorks (in الإنجليزية). Retrieved 9 October 2019.
  190. ^ "Power Supply Technology – Buck DC/DC Converters". Mouser Electronics. Retrieved 11 August 2019.
  191. ^ Grant, Duncan Andrew; Gowar, John (1989). Power MOSFETS: theory and applications. Wiley. p. 239. ISBN 9780471828679.
  192. ^ Carbone, James (September–October 2018). "Buyers can expect 30-week lead times and higher tags to continue for MOSFETs" (PDF). Electronics Sourcing: 18–19.
  193. ^ "Automotive Power MOSFETs" (PDF). Fuji Electric. Retrieved 10 August 2019.
  194. ^ Gosden, D.F. (March 1990). "Modern Electric Vehicle Technology using an AC Motor Drive". Journal of Electrical and Electronics Engineering. Institution of Engineers Australia. 10 (1): 21–27. ISSN 0725-2986.
  195. ^ "NIHF Inductee Bantval Jayant Baliga Invented IGBT Technology". National Inventors Hall of Fame. Retrieved 17 August 2019.
  196. ^ "ReVera's FinFET Control". revera.com. Archived from the original on 19 September 2010.
  197. ^ Colinge, Jean-Pierre; Colinge, Cynthia A. (2002). Physics of Semiconductor Devices. Dordrecht: Springer. p. 233, Figure 7.46. ISBN 978-1-4020-7018-1.
  198. ^ Weber, Eicke R.; Dabrowski, Jarek, eds. (2004). Predictive Simulation of Semiconductor Processing: Status and Challenges. Dordrecht: Springer. p. 5, Figure 1.2. ISBN 978-3-540-20481-7.
  199. ^ "International Technology Roadmap for Semiconductors". Archived from the original on 2015-12-28.
  200. ^ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". www.anandtech.com. Retrieved 2019-05-31.
  201. ^ Shilov, Anton. "TSMC: First 7nm EUV Chips Taped Out, 5nm Risk Production in Q2 2019".
  202. ^ "1965 – "Moore's Law" Predicts the Future of Integrated Circuits". Computer History Museum.
  203. ^ Roy, Kaushik; Yeo, Kiat Seng (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44, Fig. 1.1, p. 4. ISBN 978-0-07-143786-8.
  204. ^ Vasileska, Dragica; Goodnick, Stephen (2006). Computational Electronics. Morgan & Claypool. p. 103. ISBN 978-1-59829-056-1.
  205. ^ "Frontier Semiconductor Paper" (PDF). Archived from the original (PDF) on February 27, 2012. Retrieved 2012-06-02.
  206. ^ Chen, Wai-Kai (2006). The VLSI Handbook. CRC Press. Fig. 2.28, p. 2–22. ISBN 978-0-8493-4199-1.
  207. ^ Lindsay, R.; Pawlak; Kittl; Henson; Torregiani; Giangrandi; Surdeanu; Vandervorst; Mayur; Ross; McCoy; Gelpey; Elliott; Pages; Satta; Lauwers; Stolk; Maex (2011). "A Comparison of Spike, Flash, SPER and Laser Annealing for 45nm CMOS". MRS Proceedings. 765. doi:10.1557/PROC-765-D7.4.
  208. ^ "VLSI wiring capacitance" (PDF). IBM Journal of Research and Development. 9 February 2021.[dead link]
  209. ^ Soudris, D.; Pirsch, P.; Barke, E., eds. (2000). Integrated Circuit Design: Power and Timing Modeling, Optimization, and Simulation (10th Int. Workshop). Springer. p. 38. ISBN 978-3-540-41068-3.
  210. ^ Orshansky, Michael; Nassif, Sani; Boning, Duane (2007). Design for Manufacturability And Statistical Design: A Constructive Approach. New York 309284: Springer. ISBN 978-0387309286.{{cite book}}: CS1 maint: location (link)
  211. ^ Cherry, Steven (2004). "Edholm's law of bandwidth". IEEE Spectrum. 41 (7): 58–60. doi:10.1109/MSPEC.2004.1309810. S2CID 27580722.
  212. ^ أ ب ت "Angstrom". Collins English Dictionary. Retrieved 2019-03-02.
  213. ^ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 4. ISBN 0-471-33372-7.
  214. ^ Atalla, Mohamed M.; Kahng, Dawon (June 1960). "Silicon–silicon dioxide field induced surface devices". IRE-AIEE Solid State Device Research Conference. Carnegie Mellon University Press.
  215. ^ Voinigescu, Sorin (2013). High-Frequency Integrated Circuits. Cambridge University Press. p. 164. ISBN 9780521873024.
  216. ^ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. (May 1965). "Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces". IEEE Transactions on Electron Devices. 12 (5): 248–254. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489.
  217. ^ (December 1972) "1972 International Electron Devices Meeting" in 1972 International Electron Devices Meeting.: 168–170. doi:10.1109/IEDM.1972.249198. 
  218. ^ أ ب Hori, Ryoichi; Masuda, Hiroo; Minato, Osamu; Nishimatsu, Shigeru; Sato, Kikuji; Kubo, Masaharu (September 1975). "Short Channel MOS-IC Based on Accurate Two Dimensional Device Design". Japanese Journal of Applied Physics. 15 (S1): 193. doi:10.7567/JJAPS.15S1.193. ISSN 1347-4065.
  219. ^ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  220. ^ "1970s: Development and evolution of microprocessors" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  221. ^ "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. Archived from the original on 2011-05-25. Retrieved 2010-06-11.
  222. ^ "1973: 12-bit engine-control microprocessor (Toshiba)" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  223. ^ Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification. CRC Press. p. 402. ISBN 9780824722609.
  224. ^ Dennard, Robert H.; Gaensslen, F. H.; Yu, Hwa-Nien; Rideout, V. L.; Bassous, E.; LeBlanc, A. R. (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions" (PDF). IEEE Journal of Solid-State Circuits. 9 (5): 256–268. Bibcode:1974IJSSC...9..256D. CiteSeerX 10.1.1.334.2417. doi:10.1109/JSSC.1974.1050511. S2CID 283984.
  225. ^ (February 1976) "1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers" in 1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XIX: 54–55. doi:10.1109/ISSCC.1976.1155515. 
  226. ^ "Intel Microprocessor Quick Reference Guide". Intel. Retrieved 27 June 2019.
  227. ^ Hunter, William R.; Ephrath, L. M.; Cramer, Alice; Grobman, W. D.; Osburn, C. M.; Crowder, B. L.; Luhn, H. E. (April 1979). "1 /spl mu/m MOSFET VLSI technology. V. A single-level polysilicon technology using electron-beam lithography". IEEE Journal of Solid-State Circuits. 14 (2): 275–281. doi:10.1109/JSSC.1979.1051174. S2CID 26389509.
  228. ^ Kobayashi, Toshio; Horiguchi, Seiji; Kiuchi, K. (December 1984). "Deep-submicron MOSFET characteristics with 5 nm gate oxide". 1984 International Electron Devices Meeting. pp. 414–417. doi:10.1109/IEDM.1984.190738. S2CID 46729489.
  229. ^ Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M.; Oda, M.; Kiuchi, K. (December 1985). "Extremely high transconductance (Above 500 mS/Mm) MOSFET with 2.5 nm gate oxide". 1985 International Electron Devices Meeting. pp. 761–763. doi:10.1109/IEDM.1985.191088. S2CID 22309664.
  230. ^ Chou, Stephen Y.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1985). "Observation of electron velocity overshoot in sub-100-nm-channel MOSFET's in Silicon". IEEE Electron Device Letters. 6 (12): 665–667. Bibcode:1985IEDL....6..665C. doi:10.1109/EDL.1985.26267. S2CID 28493431.
  231. ^ أ ب Chou, Stephen Y.; Smith, Henry I.; Antoniadis, Dimitri A. (January 1986). "Sub‐100‐nm channel‐length transistors fabricated using x‐ray lithography". Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena. 4 (1): 253–255. Bibcode:1986JVSTB...4..253C. doi:10.1116/1.583451. ISSN 0734-211X.
  232. ^ Kobayashi, Toshio; Miyake, M.; Deguchi, K.; Kimizuka, M.; Horiguchi, Seiji; Kiuchi, K. (1987). "Subhalf-micrometer p-channel MOSFET's with 3.5-nm gate Oxide fabricated using X-ray lithography". IEEE Electron Device Letters. 8 (6): 266–268. Bibcode:1987IEDL....8..266M. doi:10.1109/EDL.1987.26625. S2CID 38828156.
  233. ^ Ono, Mizuki; Saito, Masanobu; Yoshitomi, Takashi; Fiegna, Claudio; Ohguro, Tatsuya; Iwai, Hiroshi (December 1993). "Sub-50 nm gate length n-MOSFETs with 10 nm phosphorus source and drain junctions". Proceedings of IEEE International Electron Devices Meeting. pp. 119–122. doi:10.1109/IEDM.1993.347385. ISBN 0-7803-1450-6. S2CID 114633315.
  234. ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun'ichi; Matsui, Shinji; Sone, Jun'ichi (1997). "Proposal of Pseudo Source and Drain MOSFETs for Evaluating 10-nm Gate MOSFETs". Japanese Journal of Applied Physics (in الإنجليزية). 36 (3S): 1569. Bibcode:1997JaJAP..36.1569K. doi:10.1143/JJAP.36.1569. ISSN 1347-4065. S2CID 250846435.
  235. ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Performance and reliability of sub-100 nm MOSFETs with ultra thin direct tunneling gate oxides". 1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216). pp. 160–161. doi:10.1109/VLSIT.1998.689240. ISBN 0-7803-4770-6. S2CID 109823217.
  236. ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Sub-100 nm nMOSFETs with direct tunneling thermal, nitrous and nitric oxides". 56th Annual Device Research Conference Digest (Cat. No.98TH8373). pp. 10–11. doi:10.1109/DRC.1998.731099. ISBN 0-7803-4995-4. S2CID 1849364.
  237. ^ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, R. A. (December 2002). "Extreme scaling with ultra-thin Si channel MOSFETs". Digest. International Electron Devices Meeting. pp. 267–270. doi:10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2. S2CID 10151651.
  238. ^ أ ب ت Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanometer CMOS (in الإنجليزية). Pan Stanford Publishing. p. 17. ISBN 9789814241083.
  239. ^ "IBM claims world's smallest silicon transistor – TheINQUIRER". Theinquirer.net. 2002-12-09. Archived from the original on May 31, 2011. Retrieved 7 December 2017.{{cite web}}: CS1 maint: unfit URL (link)
  240. ^ أ ب Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (December 2003). "Sub-10-nm planar-bulk-CMOS devices using lateral junction control". IEEE International Electron Devices Meeting 2003. pp. 20.7.1–20.7.3. doi:10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID 2100267.
  241. ^ "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved 6 July 2019.
  242. ^ (February 1963) "Nanowatt logic using field-effect metal–oxide semiconductor triodes" in 1963 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. VI: 32–33. doi:10.1109/ISSCC.1963.1157450. 
  243. ^ أ ب Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 330. ISBN 9783540342588.
  244. ^ (December 1976) "1976 International Electron Devices Meeting" in 1976 International Electron Devices Meeting.: 209–213. doi:10.1109/IEDM.1976.189021. 
  245. ^ "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved 5 July 2019.
  246. ^ (February 1978) "1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers" in 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXI: 110–111. doi:10.1109/ISSCC.1978.1155749. 
  247. ^ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (September 1978). "Short Channel Hi-CMOS Device and Circuits". ESSCIRC 78: 4th European Solid State Circuits Conference – Digest of Technical Papers: 131–132.
  248. ^ أ ب ت ث ج Gealow, Jeffrey Carl (10 August 1990). "Impact of Processing Technology on DRAM Sense Amplifier Design" (PDF). Massachusetts Institute of Technology. pp. 149–166. Retrieved 25 June 2019 – via CORE.
  249. ^ Chwang, R. J. C.; Choi, M.; Creek, D.; Stern, S.; Pelley, P. H.; Schutz, Joseph D.; Bohr, M. T.; Warkentin, P. A.; Yu, K. (February 1983). "A 70ns high density CMOS DRAM". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXVI. pp. 56–57. doi:10.1109/ISSCC.1983.1156456. S2CID 29882862.
  250. ^ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S. (February 1983). "Submicron VLSI memory circuits". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXVI. pp. 234–235. doi:10.1109/ISSCC.1983.1156549. S2CID 42018248.
  251. ^ Hu, G. J.; Taur, Yuan; Dennard, Robert H.; Terman, L. M.; Ting, Chung-Yu (December 1983). "A self-aligned 1-µm CMOS technology for VLSI". 1983 International Electron Devices Meeting. pp. 739–741. doi:10.1109/IEDM.1983.190615. S2CID 20070619.
  252. ^ Sumi, T.; Taniguchi, Tsuneo; Kishimoto, Mikio; Hirano, Hiroshige; Kuriyama, H.; Nishimoto, T.; Oishi, H.; Tetakawa, S. (1987). "A 60ns 4Mb DRAM in a 300mil DIP". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXX. pp. 282–283. doi:10.1109/ISSCC.1987.1157106. S2CID 60783996.
  253. ^ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S.; Matsumura, Toshiro; Minegishi, K.; Miura, K.; Matsuda, T.; Hashimoto, C.; Namatsu, H. (1987). "Circuit technologies for 16Mb DRAMs". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXX. pp. 22–23. doi:10.1109/ISSCC.1987.1157158. S2CID 60984466.
  254. ^ Hanafi, Hussein I.; Dennard, Robert H.; Taur, Yuan; Haddad, Nadim F.; Sun, J. Y. C.; Rodriguez, M. D. (September 1987). "0.5 μm CMOS Device Design and Characterization". ESSDERC '87: 17th European Solid State Device Research Conference: 91–94.
  255. ^ Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (December 1987). "0.25 µm CMOS technology using P+polysilicon gate PMOSFET". 1987 International Electron Devices Meeting. pp. 367–370. doi:10.1109/IEDM.1987.191433. S2CID 9203005.
  256. ^ Inoue, M.; Kotani, H.; Yamada, T.; Yamauchi, Hiroyuki; Fujiwara, A.; Matsushima, J.; Akamatsu, Hironori; Fukumoto, M.; Kubota, M.; Nakao, I.; Aoi (1988). "A 16mb Dram with an Open Bit-Line Architecture". 1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Digest of Technical Papers. pp. 246–. doi:10.1109/ISSCC.1988.663712. S2CID 62034618.
  257. ^ Shahidi, Ghavam G.; Davari, Bijan; Taur, Yuan; Warnock, James D.; Wordeman, Matthew R.; McFarland, P. A.; Mader, S. R.; Rodriguez, M. D. (December 1990). "Fabrication of CMOS on ultrathin SOI obtained by epitaxial lateral overgrowth and chemical-mechanical polishing". International Technical Digest on Electron Devices: 587–590. doi:10.1109/IEDM.1990.237130. S2CID 114249312.
  258. ^ "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  259. ^ "0.18-micron Technology". TSMC. Retrieved 30 June 2019.
  260. ^ "NEC test-produces world's smallest transistor". Thefreelibrary.com. Retrieved 7 December 2017.
  261. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  262. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 February 2003). "Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode" (PDF). TechConnect Briefs. 2 (2003): 330–333. S2CID 189033174. Archived from the original (PDF) on 26 September 2019.
  263. ^ Davari, Bijan; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, C. S.; Taur, Yuan; Petrillo, Karen E.; Rodriguez, M. D. (December 1988). "A high performance 0.25 mu m CMOS technology". Technical Digest., International Electron Devices Meeting. pp. 56–59. doi:10.1109/IEDM.1988.32749. S2CID 114078857.
  264. ^ Davari, Bijan; Wong, C. Y.; Sun, Jack Yuan-Chen; Taur, Yuan (December 1988). "Doping of n/Sup +/ And p/Sup +/ Polysilicon in a dual-gate CMOS process". Technical Digest., International Electron Devices Meeting. pp. 238–241. doi:10.1109/IEDM.1988.32800. S2CID 113918637.
  265. ^ Masuoka, Fujio; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (December 1988). "High performance CMOS surrounding gate transistor (SGT) for ultra high density LSIs". Technical Digest., International Electron Devices Meeting. pp. 222–225. doi:10.1109/IEDM.1988.32796. S2CID 114148274.
  266. ^ Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. p. 117. ISBN 9781351831345.
  267. ^ Ishikawa, Fumitaro; Buyanova, Irina (2017). Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications. CRC Press. p. 457. ISBN 9781315340722.
  268. ^ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  269. ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting. pp. 833–836. doi:10.1109/IEDM.1989.74182. S2CID 114072236.
  270. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  271. ^ أ ب ت Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Archived from the original on 28 May 2016. Retrieved 9 July 2019.
  272. ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). "A folded-channel MOSFET for deep-sub-tenth micron era". International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217). pp. 1032–1034. doi:10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID 37774589.
  273. ^ Hu, Chenming; Choi, Yang‐Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). "Sub-20 nm CMOS FinFET technologies". International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224). pp. 19.1.1–19.1.4. doi:10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID 8908553.
  274. ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (December 2002). "FinFET scaling to 10 nm gate length" (PDF). Digest. International Electron Devices Meeting. pp. 251–254. CiteSeerX 10.1.1.136.3757. doi:10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID 7106946.
  275. ^ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, D.Y.; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (June 2006). "Sub-5nm All-Around Gate FinFET for Ultimate Scaling". 2006 Symposium on VLSI Technology, 2006. Digest of Technical Papers. pp. 58–59. doi:10.1109/VLSIT.2006.1705215. hdl:10203/698. ISBN 978-1-4244-0005-8. S2CID 26482358.
  276. ^ Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology ), 1 April 2006, http://www.highbeam.com/doc/1G1-145838158.html 
  277. ^ Weimer, Paul K. (June 1962). "The TFT A New Thin-Film Transistor". Proceedings of the IRE. 50 (6): 1462–1469. doi:10.1109/JRPROC.1962.288190. ISSN 0096-8390. S2CID 51650159.
  278. ^ Kuo, Yue (1 January 2013). "Thin Film Transistor Technology—Past, Present, and Future" (PDF). The Electrochemical Society Interface. 22 (1): 55–61. Bibcode:2013ECSIn..22a..55K. doi:10.1149/2.F06131if. ISSN 1064-8208.
  279. ^ Ye, Peide D.; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). "Atomic-Layer Deposited High-k/III-V Metal-Oxide-Semiconductor Devices and Correlated Empirical Model". In Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 173–194. doi:10.1007/978-1-4419-1547-4_7. ISBN 978-1-4419-1547-4.
  280. ^ Brody, T. P.; Kunig, H. E. (October 1966). "A HIGH‐GAIN InAs THIN‐FILM TRANSISTOR". Applied Physics Letters. 9 (7): 259–260. Bibcode:1966ApPhL...9..259B. doi:10.1063/1.1754740. ISSN 0003-6951.
  281. ^ Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 2–3. ISBN 9781441915474.
  282. ^ Kahng, Dawon; Sze, Simon Min (July–August 1967). "A floating gate and its application to memory devices". The Bell System Technical Journal. 46 (6): 1288–1295. Bibcode:1967ITED...14Q.629K. doi:10.1002/j.1538-7305.1967.tb01738.x.
  283. ^ Wegener, H. A. R.; Lincoln, A. J.; Pao, H. C.; O'Connell, M. R.; Oleksiak, R. E.; Lawrence, H. (October 1967). "The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device". 1967 International Electron Devices Meeting. Vol. 13. p. 70. doi:10.1109/IEDM.1967.187833.
  284. ^ Lin, Hung Chang; Iyer, Ramachandra R. (July 1968). "A Monolithic Mos-Bipolar Audio Amplifier". IEEE Transactions on Broadcast and Television Receivers. 14 (2): 80–86. doi:10.1109/TBTR1.1968.4320132.
  285. ^ أ ب Alvarez, Antonio R. (1990). "Introduction to BiCMOS". BiCMOS Technology and Applications. Springer Science & Business Media. pp. 1–20 (2). doi:10.1007/978-1-4757-2029-7_1. ISBN 9780792393849.
  286. ^ (October 1968) "1968 International Electron Devices Meeting" in 1968 International Electron Devices Meeting.: 22–24. doi:10.1109/IEDM.1968.187949. 
  287. ^ أ ب "Advances in Discrete Semiconductors March On". Power Electronics Technology. Informa: 52–6. September 2005. Archived (PDF) from the original on 22 March 2006. Retrieved 31 July 2019.
  288. ^ Oxner, E. S. (1988). Fet Technology and Application. CRC Press. p. 18. ISBN 9780824780500.
  289. ^ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (September 1969). "Diffusion Selfaligned MOST; A New Approach for High Speed Device". Extended Abstracts of the 1969 Conference on Solid State Devices. doi:10.7567/SSDM.1969.4-1. S2CID 184290914. {{cite book}}: |journal= ignored (help)
  290. ^ (December 1972) "1972 International Electron Devices Meeting" in 1972 International Electron Devices Meeting.: 24–26. doi:10.1109/IEDM.1972.249241. 
  291. ^ Bergveld, P. (January 1970). "Development of an Ion-Sensitive Solid-State Device for Neurophysiological Measurements". IEEE Transactions on Biomedical Engineering. BME-17 (1): 70–71. doi:10.1109/TBME.1970.4502688. PMID 5441220.
  292. ^ Chris Toumazou; Pantelis Georgiou (December 2011). "40 years of ISFET technology: From neuronal sensing to DNA sequencing". Electronics Letters. doi:10.1049/el.2011.3231. Retrieved 13 May 2016.
  293. ^ (October 1970) "DSA enhancement – Depletion MOS IC" in 1970 International Electron Devices Meeting.: 110. doi:10.1109/IEDM.1970.188299. 
  294. ^ Duncan, Ben (1996). High Performance Audio Power Amplifiers. Elsevier. pp. 177–8, 406. ISBN 9780080508047.
  295. ^ Baliga, B. Jayant (2015). The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor. William Andrew. pp. xxviii, 5–12. ISBN 9781455731534.
  296. ^ Higuchi, H.; Kitsukawa, Goro; Ikeda, Takahide; Nishio, Y.; Sasaki, N.; Ogiue, Katsumi (December 1984). "Performance and structures of scaled-down bipolar devices merged with CMOSFETs". 1984 International Electron Devices Meeting. pp. 694–697. doi:10.1109/IEDM.1984.190818. S2CID 41295752.
  297. ^ Deguchi, K.; Komatsu, Kazuhiko; Miyake, M.; Namatsu, H.; Sekimoto, M.; Hirata, K. (1985). "Step-and-Repeat X-ray/Photo Hybrid Lithography for 0.3 μm Mos Devices". 1985 Symposium on VLSI Technology. Digest of Technical Papers: 74–75.
  298. ^ Momose, H.; Shibata, Hideki; Saitoh, S.; Miyamoto, Jun-ichi; Kanzaki, K.; Kohyama, Susumu (1985). "1.0-/spl mu/m n-Well CMOS/Bipolar Technology". IEEE Journal of Solid-State Circuits. 20 (1): 137–143. Bibcode:1985IJSSC..20..137M. doi:10.1109/JSSC.1985.1052286. S2CID 37353920.
  299. ^ Lee, Han-Sheng; Puzio, L.C. (November 1986). "The electrical properties of subquarter-micrometer gate-length MOSFET's". IEEE Electron Device Letters. 7 (11): 612–614. Bibcode:1986IEDL....7..612H. doi:10.1109/EDL.1986.26492. S2CID 35142126.
  300. ^ Shahidi, Ghavam G.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1986). "Electron velocity overshoot at 300 K and 77 K in silicon MOSFETs with submicron channel lengths". 1986 International Electron Devices Meeting. pp. 824–825. doi:10.1109/IEDM.1986.191325. S2CID 27558025.
  301. ^ Davari, Bijan; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O. (May 1987). "Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide". 1987 Symposium on VLSI Technology. Digest of Technical Papers: 61–62.
  302. ^ Havemann, Robert H.; Eklund, R. E.; Tran, Hiep V.; Haken, R. A.; Scott, D. B.; Fung, P. K.; Ham, T. E.; Favreau, D. P.; Virkus, R. L. (December 1987). "An 0.8 µm 256K BiCMOS SRAM technology". 1987 International Electron Devices Meeting. pp. 841–843. doi:10.1109/IEDM.1987.191564. S2CID 40375699.
  303. ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun-ichi; Matsui, Shinji; Sone, J. (1997). "Transistor operations in 30-nm-gate-length EJ-MOSFETs". 1997 55th Annual Device Research Conference Digest. pp. 14–15. doi:10.1109/DRC.1997.612456. ISBN 0-7803-3911-8. S2CID 38105606.
  304. ^ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio (12 June 2000). "Observation of source-to-drain direct tunneling current in 8 nm gate electrically variable shallow junction metal–oxide–semiconductor field-effect transistors". Applied Physics Letters. 76 (25): 3810–3812. Bibcode:2000ApPhL..76.3810K. doi:10.1063/1.126789. ISSN 0003-6951.

External links

قالب:Logic Families